2024-03-29T00:24:10Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:001168512023-11-17T02:17:36Z06504:07950:07958
AIチップ(IP1704)のアーキテクチャArchitecture of AI Processor Chip (IP1704)jpnhttp://id.nii.ac.jp/1001/00116967/Conference Paperhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=116851&item_no=1&attribute_id=1&file_no=1(株)東芝(株)東芝(株)東芝(株)東芝(株)東芝(株)東芝皆川, 健二斎藤, 光男相川, 健的場, 司岡村, 光善石井, 忠俊近年,高速な実行速度が得られ,プログラミング環境のよいAIプロセッサが開発されている。また、汎用言語を高速に実行するRISCアーキテクチャが提案されている。リスプやプロローグ言語をサポートするRISCマシンも、いくつか伝えられている。我々はすでに、新しいアーキテクチャに基づくAIプロセッサ(IP704)を開発した。それはRISCアーキテクチャに修正と拡張を施し、WAM(Warren Abstract Machine)命令とリスプ命令をサポートしている。AIプロセッサチップ(IP1704)はIP704をLSI化する目標で開発された。チップ化にあたって、アーキテクチャは若干、修正された。ハードウェアデコードとマイクロプログラムデコードを併用し、デコードステージとレジスタリードステージをオーバーラップさせる方式と、ディレイドライティングによるディレイドキャッシュヒット方式を新たに開発した。本文では、IP1704のアーキテクチャおよび、その性能評価を述べる。AN00349328全国大会講演論文集第38回ハードウェア153815391989-03-152015-01-19