2024-03-29T02:17:06Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:001167522023-11-17T02:17:36Z06504:07950:07958
EWS(AS3000)上に開発した機能設計検証システムFuctional Design and Verification System on EWS(AS3000)jpnhttp://id.nii.ac.jp/1001/00116868/Conference Paperhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=116752&item_no=1&attribute_id=1&file_no=1株式会社東芝ULISI研究所株式会社東芝ULISI研究所株式会社東芝ULISI研究所株式会社東芝ULISI研究所株式会社東芝ULISI研究所深澤, 孝幸山岸, 邦彦北原, 健武井, 勉関根, 優年LSIの各設計ツールの効力を十分発揮させるため、機能設計レベルからレイアウトレベルまでの設計を一貫して行えるようにシステムの統合化が行われてきた。そして現在、大型計算機、PC(Personal Computer)上でこの構想が実現されている。特にPCではフロントエンドシステム用として開発され(PC-FAL)、機能図入力等のグラフィック機能(FSETシステム)で一層の強化をはかっている。他方、大型計算機はユーザ増加に伴うTATの増大やユーザインターフェイスが不十分であるなどの問題が生じている。また、PC-上ではハードウェアの能力により回路規模に制限がある。そこで、大型機にかわるEWS上の統合化システムが必要となってきた。今回用いたEWSはAS3000(SUN)で4MIPS程度の性能をもつ。その手姶めとして、市販のオープンシステム環境をもったCADのフレームワークを利用して、機能レベルの設計システムの開発を行った。そのためにまずミックスレベルシミュレータFALならびに論理合成システムのEWS上への移植を行った。このFALシミュレータおよび論理合成システムは、現在までに50~100kG規模の30品種にものぼる製品に適用され、その実績が認められている。これに併せて機能図入力、RTL記述変換、シミュレーション結果の波形表示の各ツールの開発ならびにシミュレーション環境の整備を行った。また、メニュをカスタマイズし、会話型でより使いやすいユーザインターフェイスを作成した。実際の設計ではマルチウィンドウを使って、回路図とシミュレーション結果等が同時に画面に表示できるので効率のよい設計が行える。本システムの特徴としては、~100kG規模の回路のシミュレーションおよび~30kG規模の回路の論理合成が行え、これは現在の大型計算機上のシステムと同等のターンアランドタイム(TAT)である。なお、便利なグラフィック環境も用意されている。この開発はおよそ6力月間と短期間で行えた。最後にEWS上での今後の開発方針についてまとめてある。AN00349328全国大会講演論文集第38回ハードウェア134313441989-03-152015-01-19