2024-03-29T20:26:12Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:001167352023-11-17T02:17:36Z06504:07950:07958
差動回路向けテスト生成手法A Method of Test Generation for Differential Amplifier Circuitsjpnhttp://id.nii.ac.jp/1001/00116851/Conference Paperhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=116735&item_no=1&attribute_id=1&file_no=1日立コンピュータエンジニアリング(株)日立コンピュータエンジニアリング(株)日立コンピュータエンジニアリング(株)日立コンピュータエンジニアリング(株)(株)日立製作所長藤, 元宣日當瀬, 良夫山口, 由二馬場, 義紀森脇, 郁最近の超大型計算機ではマシンサイクルの短縮に伴い、クロック系の電気的特性を保証するための差動回路を採用している。差動回路は、正/負極側各々排反の信号を用いることによりノイズマージンを改善しているが、従来のテストパターン生成用DAシステムでは正/負極のテストパターンを排反とするためのテスト生成用素子ライブラリの等価回路表現が複雑となり、処理時間の増大、自動故障検出率の低下等の性能低下を招いていた。この問題に対処するためにいくつかの等価回路の試作、及び、現有アルゴリズムの能力を検討した。本稿ではこれらの検討にもとずいて得られた差動回路を対象とするテストパターン生成の一手法について述べる。AN00349328全国大会講演論文集第38回ハードウェア130913101989-03-152015-01-19