2024-03-29T23:21:07Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:001138032024-03-29T05:26:34Z01164:02036:07856:07922
再構成可能配線構造検討のための性能評価環境の構築jpn設計技術http://id.nii.ac.jp/1001/00113777/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=113803&item_no=1&attribute_id=1&file_no=1Copyright (c) 2015 by the Information Processing Society of Japan高知工科大学/独立行政法人科学技術振興機構, CREST高知工科大学/独立行政法人科学技術振興機構, CREST高知工科大学/独立行政法人科学技術振興機構, CREST森岡, 俊樹山本, 浩平密山, 幸男再構成可能デバイスはその構造的特徴から配線部が面積効率や動作速度に与える影響が大きくなるため,再構成可能アーキテクチャ開発において,配線構造を慎重に検討することが必要である.粗粒度再構成可能アレイは,FPGA 等の細粒度型と比較して高い面積効率と電力効率が期待できることが知られている.しかし,面積効率を追及するあまりに配線リソースを削減し過ぎると,マッピング効率が低下して必要なアレイサイズが大きくなり,結果的に面積効率の低下につながる.さらに,ルーティングが複雑になることで,経由スイッチ数に依る配線遅延が大幅に増大する.そこで本稿では,再構成可能配線構造を検討するうえで,高い精度で配線遅延や面積を評価することができる環境を構築した.本評価環境を用いることにより,配線構造のタイプと配線リソースをパラメータ化して定義することで,自動配置配線処理によるアプリケーションマッピング結果から,配線構造の有効性を定量的に評価することが可能である.AA11451459研究報告システムとLSIの設計技術(SLDM)2015-SLDM-17049162015-02-272015-02-25