2024-03-28T17:40:42Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:001108352023-11-17T02:17:36Z06504:07208:07825
組み込み機器向けテクスチャ処理回路の構成jpnアーキテクチャhttp://id.nii.ac.jp/1001/00110811/Conference Paperhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=110835&item_no=1&attribute_id=1&file_no=1Copyright (c) 2013 by the Information Processing Society of Japan三菱三菱三菱三菱三菱米澤栄斉加藤, 義幸鳥居, 晃濱田, 雅樹春日, 隆文組み込み機器において、カメラからの入力画像をビデオテクスチャとして扱い、リアルタイム画像合成処理を実行できるテクスチャの構成について発表する。本開発内容では、回路規模や動作周波数、メモリバスの優先度において厳しい制約が存在した。この制約条件を達成するため、(1)テクスチャキャッシュ構成、(2)処理並列度の最適化を実施した。(1)では、本開発で実現するカメラ画像入力のリアルタイム合成処理向けに最も高いヒット率となる構成を考案した。(2)では、並列化に伴う回路規模の増大と高速化のバランスを考慮し、並列度を決定した。以上の最適化により、実際にリアルタイム画像合成処理が実現できることを確認した。AN00349328第75回全国大会講演論文集2013115162013-03-062014-12-18