2024-03-29T21:53:01Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:001027432023-11-14T00:51:14Z06164:06165:07651:07653
トポロジー可変な遅延モニタ回路を用いたトランジスタ毎の静的及び動的特性ばらつきの評価Transistor-by-Transistor Characterization of Static and Dynamic Variations Using Topology-reconfigurable Monitor Circuitjpnばらつきhttp://id.nii.ac.jp/1001/00102720/Conference Paperhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=102743&item_no=1&attribute_id=1&file_no=1Copyright (c) 2014 by the Information Processing Society of Japan京都大学大学院情報学研究科京都大学大学院情報学研究科IslamA.K.M.Mahfuzul小野寺, 秀俊トランジスタの微細化に伴い,静的特性ばらつきに加えて動的特性ばらつきの増大が回路性能に大きな影響を与えるようになっている.本論文では,トポロジー可変なモニタ回路を活用し,トランジスタレベルの静的及び動的なばらつきを評価する方法を提案する.提案手法は,少数のトランジスタに対して感度の異なる複数の回路トポロジーを利用し,感度解析により各トランジスタのばらつき量を推定する.提案手法を 65-nm プロセスにて実装し,モニタ回路内の各トランジスタの静的及び動的特性ばらつきの評価を行った.トランジスタごとのばらつきを評価することができるため,実シリコンとモデルとの相関が明確になり,ばらつきの正確な評価が可能となる.提案手法は,単一の回路を用いるため,面積とコストの観点で効率的なばらつき評価ができる.提案手法は特性ばらつきのメカニズム解明,正確なモデル化及び回路性能の見積もりに応用できる.This paper proposes a transistor-by-transistor characterization methodology of both of the static and dynamic variations. The proposed method utilizes the sensitivity-reconfigurable characteristics of a topology-reconfigurable monitor circuit. Using the different sensitivity configurations obtained for a particular set of transistors, variation for each of the transistors is estimated with sensitivity analysis. The proposed methodology has been applied on a 65-nm test chip and successful characterization of static and dynamic variations have been performed. The proposed methodology enables high visibility on device variation as well as accurate characterization of variations. As the proposed method uses only a single monitor circuit, area and cost-efficient characterization is achieved.DAシンポジウム2014論文集20149142014-08-212014-08-19