2024-03-29T17:55:50Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000960842024-03-29T05:26:34Z01164:02036:06976:07313
[招待講演]3D/2.5D 実装向けチップ間接続微細配線技術[Invited Talk] Cu Wiring Technology for 3D/2.5D Packagingjpn3次元集積回路・実装技術,招待講演http://id.nii.ac.jp/1001/00096062/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=96084&item_no=1&attribute_id=1&file_no=1Copyright (c) 2013 by the Institute of Electronics, Information and Communication EngineersThis SIG report is only available to those in membership of the SIG.株式会社富士通研究所株式会社富士通研究所株式会社富士通研究所株式会社富士通研究所谷, 元昭中田, 義弘神吉, 剛司中村, 友二3D/2.5D 実装向けのチップ間を接続するための微細配線について、高信頼性を目的とした我々の開発技術を紹介する。これまでに、有機絶縁膜上にセミアデイテイブ法を用いて L/S=1/1μm までの微細な Cu 配線を形成するとともに、その信頼性を検証してきた。今回、高温高湿下の L/S=1/1μm の Cu 配線においても、Cu の腐食や拡散を防止し高信頼性を実現できるメタルバリアを適用した配線構造を見出した。This paper describes the technologies of fine-pitch Cu wirings providing high reliability that connect between chips for 3D/2.5D packaging. We developed the semi-additive process to fabricate Cu wirings, which line/space is 1/1 μm or wider, on the organic insulation layer and their reliability has been verified. The metal-barrier wiring structure, which provides the capabilities to prevent the Cu corrosion and the Cu diffusion and the high reliability even the line/space of wirings is 1/1 μm under the HAST condition, will be reported.AA11451459研究報告システムLSI設計技術(SLDM)2013-SLDM-16319162013-11-202013-11-14