2024-03-29T04:01:13Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000879412023-04-27T10:00:04Z01164:02036:06976:06977
SD数演算を用いたRSA暗号処理回路の設計と性能評価Design and Performance Evaluation of RSA Encryption Processor Using Signed-Digit Number Arithmeticjpn回路設計http://id.nii.ac.jp/1001/00087926/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=87941&item_no=1&attribute_id=1&file_no=1Copyright (c) 2013 by the Institute of Electronics, Information and Communication EngineersThis SIG report is only available to those in membership of the SIG.群馬大学大学院工学研究科生産システムエ学専攻群馬大学大学院工学研究科生産システムエ学専攻群馬大学大学院工学研究科生産システムエ学専攻浅岡, 隼一田中, 勇樹魏, 書剛RSA 暗号処理は,極めて長い語長のべき乗剰余演算に多くの時間が費やされてしまうため,暗号処理の高速化が重要な問題となる.SD (Signed-Digit) 数表現を剰余演算に導入することで,桁上げ伝搬のない剰余演算を行うことができる.本論文では, RSA 暗号処理の高速化のために SD 数演算を用いた剰余乗算回路を設計した.この剰余乗算回路を RSA 暗号処理回路に用いて性能評価を行い,従来の 2 進数演算による暗号処理回路との比較によって高速性を明らかにした.RSA encryption processing spends a lot of time on modular exponentiation of long word length, therefore the speed of the encryption is an important problem. By introducing a signed-digit (SD) number arithmetic, residue arithmetic without carry propagation can be performed. In this paper, we propose modulo m multiplication circuits using signed-digit number arithmetic. By performance evaluation of RSA encryption circuit using the pro posed multiplication circuits, the RSA encryption processor has high performance in comparison with encryption processor based on binary arithmetic.AA11451459研究報告システムLSI設計技術(SLDM)2013-SLDM-1599162013-01-092012-12-27