2024-03-29T23:53:13Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000869322024-03-29T05:26:34Z01164:02036:06668:06917
配列アクセス実行条件の厳密な解析に基づくスカラリプレイス技術Scalar replacement with exact analysis of array accessesjpn動作合成http://id.nii.ac.jp/1001/00086917/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=86932&item_no=1&attribute_id=1&file_no=1Copyright (c) 2012 by the Institute of Electronics, Information and Communication EngineersThis SIG report is only available to those in membership of the SIG.東京都市大学工学部東京都市大学工学部竹鼻, 宏晃瀬戸, 謙修高位合成による高性能な RTL 記述生成には,通常, C 記述における配列アクセス削減が有効である.スカラリプレイスは配列アクセスの削減に有効な手法であるが,現状のスカラリプレイス技術には三つの問題点がある. (1) 配列アクセスの実行条件を厳密に考慮していないため,冗長なレジスタが追加されてしまう場合があること, (2) レジスタが大量に導入されてしまう場合があること, (3) レジスタ初期化に伴い C 記述が複雑化してしまうこと,の 3 点である.本稿ではこれらの問題点に対処するスカラリプレイス技術を提案する.提案技術を例題に適用した結果,既存技術に比べ,性能を悪化させずにハードウェア面積を最大 77.6% 削減できた.Reduction of array accesses in C descriptions is often an effective way to generate high performance RTL descriptions. Scalar replacement is one of the effective techniques to reduce array accesses, however, the state-of-the-art scalar replacement technique has three drawbacks: (1) it may add redundant registers since it does not consider the execution conditions of array accesses, (2) it may introduce many registers and (3) it may increase the complexity of C descriptions to initialize registers. In this paper, we propose scalar replacement techniques to resolve the above problems. We tested our approach for benchmark programs, and we found that the proposed tech niques generate hardware with up to 77.6% less area than those generated by a previous method without sacrificing performance.AA11451459研究報告システムLSI設計技術(SLDM)2012-SLDM-1582162012-11-192012-11-09