2024-03-28T17:37:41Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000859192023-04-27T10:00:04Z01164:02036:06668:06891
A 9-bit 10MSps SAR ADC with Double Input Range for Supply Voltage差動重複入力に基づく9ビット/10MSps逐次比較ADCの開発enghttp://id.nii.ac.jp/1001/00085905/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=85919&item_no=1&attribute_id=1&file_no=1Copyright (c) 2012 by the Institute of Electronics, Information and Communication EngineersThis SIG report is only available to those in membership of the SIG.北九州市立大学大学院国際環境工学研究科北九州市立大学大学院国際環境工学研究科北九州市立大学大学院国際環境工学研究科北九州市立大学大学院国際環境工学研究科(株)設計アルゴリズム研究所(株)設計アルゴリズム研究所陳, 功張, 宇董, 青中武, 繁寿楊, 波李, 静本研究では、 12V9 ビット/10MSps 逐次比較型 ADC を高精度化するためのプリチャージ方法を提案する。提案する変換メカニズムは電源電圧の 2 倍の入力範囲を達成する。我々は、動的なコンパレータに特別な設計を施し、またプレ変換における分配ステージ前に追加比較を導入する。65nm CMOS プロセスにおける設計した回路のシミュレーション結果では、 INL と DNL はそれぞれ 0.05 と 0.035LB で、総消費電力は 0.504mW であった。This paper presents a pre-charge VcM-based method for 1.2V 9-bit 10MSps Successive Approximation Register (SAR) ADC. This conversion mechanism achieves the twice range of the input signal range beyond the supply voltage. We introduces a dynamic comparator with a special design and an additional comparison stage before each redistribution stage in the pre-conversion. The prototype was designed on 65nm CMOS technology. The simulation results shows INL and DNL 0.05 and 0.035 LSB respectively. The ADC consumes a total energy of 0.504 mW at a 1.2V supply and 10MSps.AA11451459研究報告システムLSI設計技術(SLDM)2012-SLDM-15710152012-10-112012-10-04