2024-03-29T01:33:23Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000781502023-04-27T10:00:04Z01164:02036:06262:06560
MIMD演算器アレイ型動的再構成可能アクセラレータを有するヘテロジニアスマルチコアプロセッサのFPGAプラットフォームFPGA Platform for Heterogeneous Multicore Processors with MIMD-ALU-array-type Dynamically Reconfigurable Acceleratorsjpnhttp://id.nii.ac.jp/1001/00078150/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=78150&item_no=1&attribute_id=1&file_no=1Copyright (c) 2011 by the Institute of Electronics, Information and Communication EngineersThis SIG report is only available to those in membership of the SIG.東北大学大学院情報科学研究科東北大学大学院情報科学研究科東北大学大学院情報科学研究科東北大学大学院情報科学研究科武井, 康浩ハシタムトゥマラウィシディスーリヤ張山, 昌論亀山, 充隆メディア処理から高性能計算までカバーできるエネルギー効率のよいアーキテクチャとして,CPU とアクセラレータを組み合わせたヘテロジニアスマルチコアアーキテクチャが注目されている.応用に依存して処理の性質,要求仕様などが異なるため,応用に応じて最適なアクセラレータの構成も異なる.そこで,本稿では,再構成可能デバイスである FPGA を用いてヘテロジニアスマルチコアアーキテクチャのプラットフォームを構築し,応用毎に最適なアーキテクチャを構築することを目的とする.特に,独立制御可能な演算器が 2 次元アレイ状に接続された MIMD-2D 型アクセラレータを備えるヘテロジニアスマルチコアアーキテクチャのための FPGA プラットフォームを報告する.Heterogeneous multi-core architectures with CPUs and accelerators attract many attentions since they can achieve energy-efficient computing for various areas such as media processing and high-performance computing. It is important to explore the suitable architecture for each application since the suitable architectures are different from application to application. This paper reports an FPGA implementation of a heterogeneous multicore architecture with a MIMD-2D-type accelerator where independently-controlled ALUs are aligned in a 2-dimensional array.AA11451459研究報告システムLSI設計技術(SLDM)2011-SLDM-15213142011-10-172011-10-11