2024-03-29T16:21:27Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000739772024-03-29T05:26:34Z01164:02036:06262:06407
セレクタ論理帰着型重み付き加算器を用いた超解像処理Super-resolution by UsingWeighted Adders with Selector Logicsjpn論理設計http://id.nii.ac.jp/1001/00073977/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=73977&item_no=1&attribute_id=1&file_no=1Copyright (c) 2011 by the Institute of Electronics, Information and Communication EngineersThis SIG report is only available to those in membership of the SIG.早稲田大学大学院基幹理工学研究科情報理工学専攻早稲田大学大学院基幹理工学研究科電子光システム学専攻早稲田大学大学院基幹理工学研究科情報理工学専攻早稲田大学大学院基幹理工学研究科情報理工学専攻吉原, 弘峰柳澤, 政生大附, 辰夫戸川, 望近年,大型テレビやパソコンが普及し,高解像度の液晶ディスプレイで動画像を視聴する機会が増えている.低コストで低解像度の画像を高解像度の画像に変換する必要がある.そこで注目されている技術が超解像処理である.超解像処理とは,観測画像のノイズを取り除き,高周波数成分を復元する技術である.その中でも,被写体本来の輝度を再現できる再構築型超解像が注目されている.再構築型超解像は複数の低解像度画像から 1 枚の高解像度画像を生成する.再構築型超解像処理では複数の画像を利用するため,再構築処理の計算コストが大きい.一方,扱う画像情報の増加や組み込む機器の小型・薄型化により,超解像処理を行う専用演算器の小面積化・高速化が求められている.そこで,本稿では再構築型超解像処理の再構築処理が重み付き加算に帰結できることを利用し,再構築処理にセレクタ論理を組み込むことで,桁上げ伝搬遅延を削減,超解像処理を効率化する手法を提案する.算術演算子を用いて設計した従来の重み付き加算器に比べ,遅延時間は 13% ,回路面積は 32% 削減された.In recent years the popularity of television sets and computers with large screens has let to more opportunities to watch moving picture on high-resolution liquid crystal display (LCD) where it is quite necessary to convert low-resolution images to highresolution ones at low cost. Super-resolution is a technique to remove the noise of observed images and restore the high frequencise of ones. We focus on reconstruction-based super-resolution because it can restore their own brightnesses. It produces a highresolution image from a set of low-resolution images. Reconstruction requires large computation cost because it requires many images. However, it is necessary to improve arithmetic circuits’ performance specific to reconstruction-based super-resolution since the reconstruction-based algorithms need more information on images. In this paper, we propose a reconstruction-based super-resolution using a weighted adder. Our weighted adder is implemented by using selector logics so that we can reduce carry propagations and improve the performance of reconstruction-based super-resolution. Finally, experimental results demonstrate that our proposed weighted adder circuit improves the performance by 13 % and reduces the area by 32 %, compared to conventional weighted adders.AA11451459研究報告システムLSI設計技術(SLDM)2011-SLDM-1506162011-05-112011-04-28