2024-03-28T20:12:20Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000668982023-04-27T10:00:04Z01164:02036:05619:05928
回路構造を考慮した修正箇所候補抽出に基づく論理診断手法An Error Diagnosis Technique Based on Error Locations Extracted from Subcircuit Using Circuit Structurejpn論理設計http://id.nii.ac.jp/1001/00066898/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=66898&item_no=1&attribute_id=1&file_no=1Copyright (c) 2009 by the Information Processing Society of Japan神戸大学大学院工学研究科神戸大学大学院工学研究科神戸大学大学院工学研究科神戸大学大学院工学研究科神戸大学大学院工学研究科神戸大学大学院工学研究科神戸大学大学院工学研究科塩木, 講輔渡辺, 浩介岡田, 匠史石原, 俊郎廣瀬, 哲也黒木, 修隆沼, 昌宏本稿では,回路構造を考慮した修正箇所抽出に基づく論理診断手法を提案する.従来の論理診断手法 EXLLS 法では,処理時間の増加により,5 箇所以上の誤りを同時に修正することができなかった.また,各不一致外部出力を頂点とする部分回路に対する論理診断処理によって,修正箇所を抽出するため,回路全体の修正には不要な箇所を抽出する可能性があった.提案手法では,回路構造を考慮して分割した部分回路から修正箇所候補を抽出する.具体的には,部分回路に対する修正箇所候補集合の生成処理の際に,1) クラスタ単位での組合せ箇所の絞込み処理と,2) 複数の不一致外部出力をまとめた部分回路に対する論理診断処理,を行う.これにより処理時間を短縮し,一度に 6 箇所の設計誤りまでの修正を可能とする.また回路全体の修正には不要な箇所の抽出を抑えることが可能となる.実験結果より,従来手法では修正不可能な回路例のうち,84.4% の回路で修正解が得られるとともに処理時間は最大 1/14 に削減され,提案手法の有効性が確認された.In this paper, we present an error diagnosis technique based on error location extracted from subcircuit using circuit structure. Conventional error diagnosis technique, called EXLLS, cannot rectify five or more errors in a subcircuit at the same time due to increase of processing time. Furthermore, this method can extract useless locations for rectifing the whole circuit due to diagnosis for each error subcicuit. Our technique extracts error locations from subcircut considering circuit structure. Concretely, we propose the two methods in the process of extracting error locations, i) screening error location sets using cluster of elements and ii) extracting error locations for multiple subcircuit which has two or more incorrect primary outputs. Thereby, this method shortens the processing time and can rectify six errors at the same time. Moreover, we can reduce the possibility of extracting locations which are not needed to rectify the whole circuit. Experimental results have shown that the proposed technique rectifies 84.4% circuits which cannot be corrected by conventional one. Furthermore, the processing time has been shortened by 1/14 in the best case.AA11451459研究報告システムLSI設計技術(SLDM)2009-SLDM-14233162009-11-252009-12-08