2024-03-19T11:17:51Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000612232023-04-27T10:00:04Z01164:02036:05619:05620
メッセージ駆動形 IP コアインタフェースの一提案A Proposal of Message Driven IP Core Interfacejpnhttp://id.nii.ac.jp/1001/00061223/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=61223&item_no=1&attribute_id=1&file_no=1Copyright (c) 2009 by the Information Processing Society of Japan東京電機大学大学院情報環境学研究科東京電機大学大学院情報環境学研究科東京電機大学大学院情報環境学研究科東京電機大学大学院情報環境学研究科東京電機大学工学部佐々木, 隆太中村, 次男冬爪, 成人笠原, 宏田中, 照夫SOC のような超高集積回路では,開発元の異なる多種多様な IP コアが 1 チップに集積される.そのため,IP コア間のインタフェースの標準化,通信方式,バス使用権の制御などの課題が山積する.そこで,筆者らはこれまでバスと各 IP コア間に通信の制御を行う機構を配置することでインタフェースの標準化を容易にする研究を行ってきた.これにより,以上の諸問題を解決でき,さらに並列性を持たせた効率のよい通信が可能となる. FPGA で試作した結果を報告する.In a ULSI such as SoC, various IP cores with different development firms are integrated in single-chip. Therefore problems such as standardization of the interface between the IP cores, communication method, bus use control etc. are piling up. To make the standardization of interface easy, we propose a scheme called access control unit (ACU) which controls communication between the common bus and each IP core. By using this ACU, it is possible to solve not only above mentioned problems, but also to cope with efficient concurrency operation. The results on the trial by implementing ACU on FPGA are also described.AA11451459研究報告システムLSI設計技術(SLDM)20097(2009-SLDM-138)31362009-01-222009-08-18