2024-03-29T06:47:36Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000449182023-04-27T10:00:04Z01164:03925:03946:03948
遷移確率を考慮したDPA対策手法の提案Countermeasure against DPA Considering Transition Probabilitiesjpnhttp://id.nii.ac.jp/1001/00044918/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=44918&item_no=1&attribute_id=1&file_no=1Copyright (c) 2004 by the Information Processing Society of Japan三菱電機株式会社情報技術総合研究所三菱電機株式会社情報技術総合研究所三菱電機エンジニアリング株式会社鎌倉事業所鈴木, 大輔佐伯, 稔市川, 哲也本稿では,従来のロジックレベルにおけるDPA対策手法である2線式対策手法の問題点を指摘し,1線式による新たなDPA対策手法を提案する.提案する対策手法はCMOS回路で実現可能であり,ゲート毎の信号遷移を均等化し,過度遷移の伝播を抑えることで,予測可能なデータに依存しない電力消費を実現することが可能である.また,提案する対策手法の効果を確認するためにFPGAを用いてモデル化を行い,実装評価及びDPAにおけるリークに対する評価を行った.その結果,従来の対策手法と比較して安全性,実装効率,実現性の面で優れた結果が得られた.In this paper, we point out the problem of the countermeasure against DPA using dual-rail circuit, and propose a new countermeasure on single-rail circuit. Our countermeasure can be constructed using CMOS circuit and achieve the power consumption that doesn't depend on predictable data equalizing the transition of each gate and suppressing dynamic hazards. Moreover, by modeling that uses FPGA, we show that the proposed method can efficiently achieve security against DPA compared with a past method.AA11235941情報処理学会研究報告コンピュータセキュリティ(CSEC)200475(2004-CSEC-026)3213282004-07-212009-06-30