2024-03-28T22:55:23Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000299272023-04-27T10:00:04Z01164:02240:02319:02324
ハイパースカラ・プロセッサ・アーキテクチャ -ハイパフォーマンス・プロトタイプ・プロセッサの設計および予備性能評価-Hyperscalar Processor Architecture -Design and Performance of High - Performance - Prototype Processor-jpnhttp://id.nii.ac.jp/1001/00029927/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=29927&item_no=1&attribute_id=1&file_no=1Copyright (c) 1994 by the Information Processing Society of Japan九州大学 工学部 情報工学科九州大学 大学院総合理工学研究科 情報システム学専攻九州大学 工学部 情報工学科九州大学 大学院総合理工学研究科 情報システム学専攻宮嶋, 浩志斎藤, 靖彦弘中, 哲夫村上, 和彰ハイパースカラ方式を採用した,ハイパフォーマンス・プロトタイプ・プロセッサの設計を行った.ハイパースカラ・プロセッサでは,内部の命令レジスタに通常のスカラ命令をロードすることで,VLIWプログラムを自己形成し,それを実行することでループに内在する命令レベル並列性を活用する.プロトタイプではハイパースカラ・プロセッサの実現可能性を示すことを目的とし,また,ハードウェア・コストを極力抑えるためベクトルレジスタの採用を見送り,スカラレジスタのみを採用した.本稿では,プロトタイプの設計仕様について述べる.さらに,プロトタイプを基本としたモデルに対する予備性能評価を行った結果を示している.We designed the Hyperscalar processor prototype. Hyperscalar processor architecture exploit instruction-level parallelism by executing VLIW instructions, which are self-created by loading several conventional scalar instructions to its instruction registers. The purpose of designing is to substitute the efficiency of Hyperscalar processor architecture. In this paper, we present the specification of the prototype, and show the results of the performance evaluation.AN10463942情報処理学会研究報告ハイパフォーマンスコンピューティング(HPC)199422(1993-HPC-050)49561994-03-102009-06-30