2024-03-29T07:01:23Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000291322023-04-27T10:00:04Z01164:02240:02263:02267
センサ信号処理用機能再構築型システムの構成と制御方式A Reconfigurable System for Sensor Signal Processingjpnhttp://id.nii.ac.jp/1001/00029132/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=29132&item_no=1&attribute_id=1&file_no=1Copyright (c) 2004 by the Information Processing Society of Japan三菱電機(株)三菱電機(株)三菱電機(株)三菱電機(株)三菱電機(株)浅見, 廣愛吉子, 尚志高橋, 勝己臼井, 隆三郎佐藤, 裕幸最新FPGAを使用したセンサ信号処理用の汎用機能再構成型のシステムを検討・開発した。本システムは、VME基板上にXilinx社のFPGAであるVirtex-II Pro 50を5個搭載した機能再構成可能なシステムであり、受信機等から送られてくるデータをリアルタイムで処理可能な構成になっている。信号処理に特化してパイプライン処理を意識し、メモリ/インタフェース用のFPGAと演算処理用のFPGAに機能を分割し、各FPGAを32bitの信号線8本で接続する構成とした。メモリは1MByteの同期SRAMを合計10個搭載し、ボード間通信用に10Gbpsのインタフェースを設けた。基板の制御には、Virtex-II Proに搭載されているPowerPCを活用する。センサ信号処理への適用例として、SAR画像再生処理への適用検討を行った。We examined a general-purpose reconfigurable system for sensor signal processing used newest FPGA. This system contains five Xilinx Virtex-II Pro 50 FPGAs on the VME board, and can process the data sent from a receiver on real time. In consideration of signal processing, pipeline processing is performed between FPGAs for memories/interfaces and FPGAs for operation, and each FPGA is connected by eight 32-bit signal lines. A total of ten synchronous SRAM of 1M-byte is connected to FPGAs for memories, and a 10Gbps interface is prepared in communication between boards. PowerPC carried in Virtex-II Pro is utilized for control of a system. As an example of application to sensor signal processing, we estimated SAR processing time on our system.AN10463942情報処理学会研究報告ハイパフォーマンスコンピューティング(HPC)200420(2003-HPC-097)79842004-03-022009-06-30