2024-03-29T14:24:33Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000283892023-04-27T10:00:04Z01164:02036:02155:02157
マクロセルを含むVLSIブロックの自動配線方式An Automatic Router for Mixed Array of Custum Macros and Standard Cellsjpnhttp://id.nii.ac.jp/1001/00028389/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=28389&item_no=1&attribute_id=1&file_no=1Copyright (c) 1987 by the Information Processing Society of Japan日立製作所日立製作所日立製作所日立製作所日立製作所早瀬, 道芳小澤時典寺井, 秀一秋山, 俊恭福田, 雅則PLA、RAM、ROMなどのマクロセルは、標準セルと異なり四辺に端子をもつ。このマクロセルを標準セルと混在配置したブロックの配線方式を述べる。特に、サイズが大きく異なるマクロセルと標準セルが隣接した場合に、マクロセルの左右辺にある側面端子から標準セル上に水平配線を引き出すことにより、ブロックの面積を小さくする配線方法を述べる。さらに、種々のスルーホール隣接条件の下での配線結果から、比率(スルーホールとスルーホールの中心間許容距離)/(配線とスルーホールの中心間許容距離)が約1.2以上の時は、配線格子間隔を配線とスルーホールの中心間許容距離にした方がブロック面積を小さくできることを述べる。Routing algorithm for custum macros such as PLA, RAM ROM, that have terminals on four sides, and complex cell placement model that contains large macros is presented. An experiments result showed that wiring grid interval would be line-throughhole permissible distance, when the ratio (line-throughhole permissible distance)/(throughhole-throughhole permissible distance) is larger than 1.2.AA11451459情報処理学会研究報告システムLSI設計技術(SLDM)198774(1987-SLDM-039)181987-10-152009-06-30