2024-03-28T22:06:19Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000274682023-04-27T10:00:04Z01164:02036:02067:02072
DRPでのウェーブレットフィルタの実装Implementation of Discrete Wavelet Transform on DRPjpnhttp://id.nii.ac.jp/1001/00027468/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=27468&item_no=1&attribute_id=1&file_no=1Copyright (c) 2003 by the Information Processing Society of Japan慶応義塾大学大学院理工学研究科慶応義塾大学大学院理工学研究科慶応義塾大学大学院理工学研究科出口, 勝昭山田, 裕天野, 英晴NECが開発したDynamically Reconfigurable Processor(DRP)は、Processing Element(PE)の配列から成るTileの集合によりデータパスを形成する。DRPは16コンテキスト分をチップ内に保持し、これをTile単位で自由に切り替えることが可能である。このDRPのマルチコンテキスト機能を利用して、複数の基底数を扱うことが可能なDaubechiesのウェーブレットフィルタを実装した設計事例について報告する。DRP上に実装した基底可変フィルタは、基底数固定フィルタの性能に比べると若干性能が低いが、最新のPC上にソフトウェアによる実行性能に匹敵する性能を実現可能であることがわかった。NEC's Dynamically Reconfigurable Processor (DRP) is a multicontext reconfigurable device consisting of eight individually reconfigurable units called "Tile." Data path configuration mapped to each tile can be selected from on-chip repository of sixteen circuit configurations, or contexts. The context switching can be done with a clock cycle. Using this mechanism, Daubechies wavelet filter whose length of filter can be changed is designed and implemented. Evaluation results show that the performance degradation caused by the variable length mechanism is not so large compared with a fixed length filter, and its absolute performance is comparable to those of software execution on recent high performance PCs.AA11451459情報処理学会研究報告システムLSI設計技術(SLDM)20037(2002-SLDM-108)1291342003-01-282009-06-30