2024-03-29T07:55:57Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000269142023-04-27T10:00:04Z01164:02036:02043:02046
大語彙連続音声認識用出力確率計算回路アーキテクチャの-検討An Architecture Design and its Evaluation for Speech Recognition Systemjpnhttp://id.nii.ac.jp/1001/00026914/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=26914&item_no=1&attribute_id=1&file_no=1Copyright (c) 2007 by the Information Processing Society of Japan近畿大学理工学部電気電子工学科近畿大学大学院総合理工学研究科近畿大学理工学部電気電子工学科橋本, 丈才辻, 誠神戸尚志語彙連続音声認識エンジンをモバイル端末に搭載することを目的とし、C言語を拡張したハードウェア記述言語であるBach-Cを用い、高速化アーキテクチャの検討を行った。連続音声認識では、入力音声を一定幅のフレーム単位で切り出し、HMMという時系列信号の確率モデルを用いて出力確率計算が行われ、処理時間全体の約40%を占める。出力確率計算を高速に行うため、パイプライン処理、並列処理、辞書メモリの分割やメモリアクセス用バッファの利用、ループ処理展開などを組みあわせたアーキテクチャを設計した。その内容と性能比較について報告する。Speech recognition is becoming a popular technology for the implementation of human interfaces. However, conventional approaches to large vocabulary continuous speech recognition require a high performance CPU. In this paper, we describe a speech-recognition system designed using a C-based design methodology and compare several hardware implementations for the computationally intensive parts. Pipelining, parallel processing, buffer memory solution, and for loop unrolling to compute the Hidden Markov Model (HMM) output probability at high speed were implemented and their performances evaluated. It is shown that designers can rapidly explore a wide range of complex circuits using this methodology and that real time speech recognition in small portable systems is possible.AA11451459情報処理学会研究報告システムLSI設計技術(SLDM)200739(2007-SLDM-130)25302007-05-102009-06-30