2024-03-29T22:35:28Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000248832024-03-29T05:26:34Z01164:01579:01738:01746
LSIレイアウトデザインルールチェックを行うマルチマイクロプロセッサシステムTHE MULTI - MICROPROCESSOR SYSTEM FOR LSI LAYOUT DESIGN RULE CHECKjpnhttp://id.nii.ac.jp/1001/00024883/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=24883&item_no=1&attribute_id=1&file_no=1Copyright (c) 1987 by the Information Processing Society of Japan京都大学工学部京都大学工学部京都大学工学部溝端教彦小野寺, 秀俊田丸, 啓吉LSIのデザインルールチェック(DRC)を高速化するため、階層的なマルチマイクロプロセッサ構成のDRC専用計算機を考えた。システムの管理を行う1台のマイクロプロセッサに、DRCの並列処理を行う複数のマイクロプロセッサが高速な通信路で接続されているという構成を採る。DRCに用いられる演算の性質を利用し、マスクパターンを小領域に分割し、この各領域の処理を同時に行うという方法で並列処理を行う。領域間に重なりをもたせて分割することで、処理中の計算機間の通信を不必要にし、効率のよい並列化を実現した。以上の方法を用いたシステムを試作し、専用計算機の評価を行った。この結果、数十台以上の並列化が可能であることが分かった。We designed a special-puopose computer which is composed of hierarchical multi-microprocessor. For high-speed DRC (Design Rule Check). Multiple microprocessors which perform DRC are connected to a host microprocessor through a high-speed channel. This computer partitions a mask-pattern into small sections and checks design rule in parallel by processing each section at the same time. The partitioning with some amount of overlapping between neighboring section eliminates communication between microprocessors, which leads toefficient parallel processing. We made the experimental system adopting the above method, an devaluate our system. The result shows the possibility of parallel processing by more than several tens of microprocessors.AN10096105情報処理学会研究報告計算機アーキテクチャ(ARC)198720(1986-ARC-044)1101987-03-132009-06-30