2024-03-29T20:47:17Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000240992024-03-29T05:26:34Z01164:01579:01658:01660
記号処理カーネルSILENTのハードウェア構成A List Processor SILENTjpnhttp://id.nii.ac.jp/1001/00024099/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=24099&item_no=1&attribute_id=1&file_no=1Copyright (c) 1995 by the Information Processing Society of JapanNTTヒューマンインタフェース研究所NTT基礎研究所NTT基礎研究所NTT基礎研究所NTTソフトウェア研究所NTTソフトウェア研究所吉田, 雅治天海良治山崎, 憲一中村, 昌志竹内, 郁雄村上, 健一郎記号処理システムの核となるプロセッサSILENTのアーキテクチャ,実験機構成,及び簡単な性能評価について述べる.SILENTは記号処理のみならず,知能ロボットやコンピュータグラフィックス等の分野への適応も考慮し,画像生成計算機SIGHT?2で提案したTARAI演算器と密結合マルチプロセッサを構成することを前提としている.SILENT?CPUは0.7μCMOSゲートアレーで作成した.LSIの回路規模は97kgates,33MHzで動作している.SILENTアーキテクチャの性能評価のために実験機を作成し,マイクロプログラムでLispの処理系を実装した.関数呼び出しのオーバーヘッドを計測するtarai関数の実行時間を比較したところ,SILENTはELISの10倍以上の性能を得た.SILENT is a Lisp processor. The main target of SILENT is not only artificial intelligence research but also computer graphics and autonomous robot control. To improve the performance of numerical data processing, SILENT will be tightly coupled with the TARAI unit which was proposed as a part of SIGHT-2. The SILENT CPU LSI employs 0.7 μCMOS gate array technology. The circuit has 97 kilo gates, operating at 33MHz. A SILENT prototype was build to evaluate the system performance. The list processing system is programmed by micro program. The performance of SILENT is more than ten times faster than ELIS.AN10096105情報処理学会研究報告計算機アーキテクチャ(ARC)199598(1995-ARC-114)17241995-10-192009-06-30