2024-03-30T00:32:02Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000239272024-03-29T05:26:34Z01164:01579:01644:01647
UPCHMSにおけるパイプライン処理の適用Applying pipelining to UPCHMSjpnhttp://id.nii.ac.jp/1001/00023927/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=23927&item_no=1&attribute_id=1&file_no=1Copyright (c) 1997 by the Information Processing Society of Japan電気信大学信州大学電気信大学電気信大学牧, 晋広石田, 朗岡本, 秀輔曽和, 将容処理能力が大幅に低減するキャッシュミスを避けるため,キャッシュメモリとは異なる新しい階層メモリシステムUPCHMSを提案している.このUPCHMSはメインメモリ同様に線形的なアドレスを持つ高速なメモリHMに,プログラムによりデータを1ワード単位で転送することで,HMをキャッシュメモリよりも効率的に利用することが可能になる.またこのことによりキャッシュメモリよりも高速にデータを供給することが可能になることが期待される.今までの報告における評価ではパイプライン処理を考慮していなかった.そこで本稿ではパイプライン処理の導入について述べる.To reduce the cache miss penalty, which becomes heavy bottle neck for processor,we have proposed new hierarchical memory system, We call UPCHMS, UPCHMS enables memory to supply the data to processor faster than cache memory system does. The reson why UPCHMS can do this shows follow. In UPCHMS, data transfer program controls the data on the HM, which corresoponds to cache memory and has no main memory address but has its own linear address. It is possible for program-control to use the data on HM more efficiently. In this paper, we describe the UPCHMS with pipelineing.AN10096105情報処理学会研究報告計算機アーキテクチャ(ARC)199776(1997-ARC-125)971021997-08-202009-06-30