2024-03-29T21:42:48Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000232782024-03-29T05:26:34Z01164:01579:01604:01605
キャッシュ・ミス頻発命令を考慮した メモリ・システムの高性能化A Method for Improving Memory System Performance Exploring Delinquent Loadsjpnhttp://id.nii.ac.jp/1001/00023278/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=23278&item_no=1&attribute_id=1&file_no=1Copyright (c) 2004 by the Information Processing Society of Japan九州大学福岡大学九州大学九州大学九州大学三輪, 英樹堂後, 靖博ヴィクトルM, グラールフェヘイラ井上, 弘士村上, 和彰マイクロプロセッサと主記憶との動作周波数差は,年々拡大する一方である.両者の周波数差は,マイクロプロセッサの性能阻害要因であり,一般的にメモリ・ウォール問題と呼ばれる.本稿では,メモリ・ウォール問題の解決策のうち,再計算に基づくメモリ・システム高性能化手法 CCC (Computing Centric Computation)を提案する.CCC は,キャッシュ・ミス頻発命令を実行する代わりに再計算を行なうことで,主記憶へのアクセス回数を削減する.本稿では,性能向上が得られる可能性があるかどうかに関する予備的な評価を行なった.評価対象ベンチマークにおいて最大 45.3% の実行サイクル数削減率を達成した.In recent years,the performance gap between microprocessor speed and main memory Latency has been increasing.This problem prevents higher throughput improvements and is well-known in the literature as the Memory-Wall Problem (MWP).This paper proposes a new method to minimize the MWP effect by means of [re-computation].The basic idea is to replace frequently cache-missed loads (or delinquent loads) with a piece of code that regenerates the missed value (recomputation code).This method can be reduce the number of main memory accesses and consequently alliviate the MWP.From the experiments,one can obtain up to 45.3% reduction on computation time for SPEC2000 benchmark programs.AN10096105情報処理学会研究報告計算機アーキテクチャ(ARC)2004123(2004-ARC-160)1071122004-12-022009-06-30