2024-03-29T20:02:00Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000230852024-03-29T05:26:34Z01164:01579:01592:01594
移植性の高い実行時間予測手法の設計と実装Design and Implementation of Portable Execution Time Analysis Methodjpnhttp://id.nii.ac.jp/1001/00023085/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=23085&item_no=1&attribute_id=1&file_no=1Copyright (c) 2006 by the Information Processing Society of Japan東京大学大学院情報理工学系研究科コンピュータ科学専攻東京大学大学院情報理工学系研究科コンピュータ科学専攻産業技術総合研究所デジタルヒューマン研究センター山本, 啓二石川, 裕松井, 俊浩信頼性の高いリアルタイムシステムを構築するためには,実行するタスクの最悪実行時間を把握し,デッドラインを超えないことを保障することが重要である.本論文では,タスクの最悪実行時間を予測する手法を提案する.提案手法は,GCCの中間表現であるRTLを使用して実行フローの解析を行なう.また,アーキテクチャ毎の実行時間を,実機上でコードを部分的に実行および計測し,メモリアクセスレイテンシをシミュレータを用いて予測する.本手法はアーキテクチャ依存部分がほとんど無く高い移植性を持つ.これら手法を実行時間予測システムRBndLsとして実装し評価する.提案手法が,SimpleScalarシミュレータやXScale,Pentium-Mにおいて安全な最悪値を予測することを示す.To design a real-time system, it is important to know the worst case execution time of a task, and to confirm whether it satisfies deadline. In this paper, we propose a new method for predicting worst case execution time of a task. The proposed method analyzes execution flow based on RTL(Register Transfer Language) of GCC. Execution time is predicted by com bining partial execution of the code and memory access latency calculated using a simulator. This approach has high portability, because there are few architecture dependent parts. Based on this approach, an execution time analysis tool named RETAS is implemented. We demon strate that RETAS predicts the execution time safely in different environments, SimpleScalar simulator, XScale and Pentium-M.AN10096105情報処理学会研究報告計算機アーキテクチャ(ARC)200688(2006-ARC-169)1271322006-07-312009-06-30