2024-03-29T20:22:22Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000229582024-03-29T05:26:34Z01164:01579:01585:01589
Drowsy キャッシュにおける活性期間の制御手法に関する検討A Study on Control Scheme of Awake Time in Drowsy Cachesjpnhttp://id.nii.ac.jp/1001/00022958/Technical Reporthttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=22958&item_no=1&attribute_id=1&file_no=1Copyright (c) 2007 by the Information Processing Society of Japan名古屋大学大学院工学研究科名古屋大学大学院工学研究科名古屋大学大学院工学研究科小林, 良太郎谷口, 英樹島田, 俊夫近年プロセス技術の進歩により、リーク電流によって消費される静的電力が問題となってきている。これに対し、チップ上のトランジスタを数多く使用しているキャッシュのリーク電流を削減する手法として Drowsy Cache が提案されている。本研究では、Drowsy Cache において、キャッシュ・ラインを活性状態のまま保持する期間を制御することで、目標とする性能や静的電力を達成する手法について検討を行う。Recently static power due to the leakage current has been a major problem as process technology advances. Drowsy Cache is one of the techniques to reduce the leakage power consumed in a cache which contains a large amount of transistors. In this paper, we focus on Drowsy Cache and propose a scheme that controls the interval for which a cache line is kept active in order to achieve the given performance or the given static power.AN10096105情報処理学会研究報告計算機アーキテクチャ(ARC)200755(2007-ARC-173)7122007-05-312009-06-30