2024-03-29T08:06:59Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000182952020-10-27T05:03:34Z00934:01119:01131:01133
SMTプロセッサ向けキャッシュメモリリプレース方式Replacement Strategies of Cache Memory for an SMT Processorjpnプロセッサアーキテクチャhttp://id.nii.ac.jp/1001/00018295/Articlehttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=18295&item_no=1&attribute_id=1&file_no=1Copyright (c) 2006 by the Information Processing Society of Japan東京農工大学大学院工学府東京農工大学大学院工学府東京農工大学大学院工学府 東京大学大学院情報理工学系研究科東京農工大学大学院工学府 株式会社小松製作所東京農工大学大学院工学府東京農工大学大学院工学府小笠原, 嘉泰佐藤未来子笹田, 耕一内倉, 要並木, 美太郎中条拓伯SMTプロセッサは,複数のスレッドで資源(各種演算器やキャッシュメモリ)を共有し,性能向上を目指している.ところが,キャッシュメモリの共有が原因で,スレッドの干渉によるミスが増加し,性能が低下する問題がある.そこで本論文は,SMTプロセッサのキャッシュメモリにおける問題点と利点に着目し,スレッド間の競合ミスを抑えるリプレース方式とスレッドが共有するデータをキャッシュメモリ上に保持するリプレース方式を提案し,設計した.評価の結果,各リプレース方式は有効に動作し,従来の擬似LRUと比べ,行列乗算で最大1.42倍の性能向上をもたらした.また,各リプレース方式を実装しハードウェアコストを見積もった結果,わずかなハードウェア増加量で各方式を実現できることを示した.An SMT processor aims to gain higher processor performance by executing parallel threads.However, the increasing cache misses caused by sharing the cache memory brings performance degradation.In this paper, we have proposed new cache replacement strategies focus attention on SMT processor's cache memory. As a result, new cache replacement strategy shows 1.42 times as high performance as conventional replacement strategy.And new cache replacement strategies can be implemented with low hardware cost.AA11833852情報処理学会論文誌コンピューティングシステム(ACS)47SIG12(ACS15)1191322006-09-151882-78292009-06-30