2024-03-29T01:50:18Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000159862022-10-21T05:24:51Z00581:00892:00898
機能分散型マルチマイクロプロセッサ構成による回線制御装置の設計と評価System Design and Evaluation of Line Control Unit with Functionally Distributed Multi - Microprocessor Architecturejpn論文http://id.nii.ac.jp/1001/00015986/Journal Articlehttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=15986&item_no=1&attribute_id=1&file_no=1Copyright (c) 1984 by the Information Processing Society of Japan日本電信電話公社横須賀電気通信研究所通信制御研究室日本電信電話公社横須賀電気通信研究所通信制御研究室日本電信電話公社横須賀電気通信研究所通信制御研究室下村, 二三男山田, 俊文酒井, 保良データ通信網の発展拡大のためには 網内での各種プロセッサにおいて通信インタフェースを司る回線制御装置(LCU)の高機能化 高性能化を低価格で達成する必要がある.最近の各種LSIの高機能・低価格化に伴い LCUの構成法として汎用のマイクロプロセッサ(μP)と通信制御用LSIを用いμPで回線制御機能を分担し さらにμPをトリー状に接続して多数回線を収容可能とする機能分散形のマルチμP方式が採用されつつある.本論文では まず一般論としてマルチμP方式LCUのハードウェア構成をモデル化し μPで収容可能な機能分担範囲と回線数の算出法 および上位プロセッサとの接続法を明らかにする.次いで具体的な設計事例としてμPにZ-80 通信制御LSIにECL-1533を用いたLCUについて μPでブロックの組立・分解レベルを分担しアセンブラ言語で記述した場合1 2O0bit/secの半二重回線を16回線収容可能なこと また本μPを16個トリー状に接続し256回線を収容するLCUの場合 各μPへのスキャンタイムは約5μs となること 等を示す.最後に これら設計値に基づく性能目標値について上位プロセッサ上で走行するテストプログラムを用いた実測により目標達成を確認したことを示す.AN00116647情報処理学会論文誌25174841984-01-151882-77642009-06-30