2024-03-29T07:49:01Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000156712022-10-21T05:24:51Z00581:00872:00881
ユニバーサル・ホスト計算機QA - 2の低レベル並列処理方式Low - Level Parallelism of a Universal Host Comprter QA - 2jpn論文(論文賞受賞)http://id.nii.ac.jp/1001/00015671/Journal Articlehttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=15671&item_no=1&attribute_id=1&file_no=1Copyright (c) 1986 by the Information Processing Society of Japanハードウェア京都大学工学部情報工学教室/現在 富士通(株)本体事業部京都大学工学部情報工学教室/現在 日本電気(株)C&Cシステム研究所京都大学工学部情報工学教室京都大学工学部情報工学教室京都大学工学部情報工学教室北村, 俊明中田, 登志之柴山, 潔富田, 眞治萩原, 宏算術論理演算装置(ALU)-レジスタ・レベルでの並列処理機能を有するマイクロプログラム制御計算機 QA-2を開発した.QA-2 は 旧型機 QA-1 における各種の応用実験を通じて行った性能評価に基づいて そのハードウェア構成方式を改良したシステムである. QA-2 は そのマイクロプログラムを書き換えることによって 図形処理や信号処理などのリアルタイム処理 および高級言語処理に対する効率の良いシステムを提供できる. QA-2 では 256ビット長の水平型マイクロ命令の相異なるフィールドによって 4個の可変長 ALU演算 4個の主記憶アドレスヘのアクセス 1個の高機能順序制御を同時に指定できる低レベル並列処理方式が採用されており マイクロプログラム制御方式の柔軟性を生かして 多様な応用に対処できるようになっている.また 処理速度や適応能力のほかにマイクロプログラムの生産性を上げることをも考慮して マイクロ・アーキテクチャを一様に構成している.本論文では QA-2 システムの設計思想を明らかにし その最大の特徴である低レベル並列処理機構の実現方式について述べる.また 実際に QA-2 を応用した結果を示し 低レベル並列処理方式の有効性について評価を加える.AN00116647情報処理学会論文誌2744454531986-04-151882-77642009-06-29