2024-03-29T10:32:38Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000116442022-10-21T05:24:51Z00581:00664:00672
VLSI配線の伝送線路特性を考慮した駆動力決定手法Driver Sizing for High-performace Interconnects Considering Transmission-line Effectsjpn特集:システムLSIの設計技術と設計自動化http://id.nii.ac.jp/1001/00011644/Journal Articlehttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=11644&item_no=1&attribute_id=1&file_no=1Copyright (c) 2002 by the Information Processing Society of Japanレイアウト設計京都大学情報学研究科京都大学情報学研究科京都大学情報学研究科土谷, 亮橋本, 昌宜小野寺, 秀俊本稿では,伝送線路特性を持つVLSI配線を駆動するドライバ駆動力決定手法を提案する.回路規模の増大・動作周波数の高速化により,長距離配線におけるインダクタンスの影響が重要となっている.インダクタンスの影響が強い配線では伝送線路の特性を考慮する必要がある.VLSI配線では配線抵抗が無視できないため,抵抗による損失を考慮しなければならない.損失を考慮しなければ,信号の減衰によって十分な電圧を伝搬させることができない可能性がある.提案手法は損失を考慮して必要十分なドライバ駆動力を決定する.提案手法により,信号を電磁波の速度で伝搬できることを0.18μm--0.10μmプロセスでの回路シミュレーションによって確認した.In this paper, we propose a method for sizing CMOS gates that drive a long fat interconnect.In VDSM technologies, inductance of a long fat interconnect issignificant, and transmission-line effects have to be considered.The loss property, which is a characteristic of transmission-lines inVLSIs, is important because the propagation wave attenuates belowlogical threshold voltage.The proposed method resizes a driver considering the effects of lossytransmission-lines, such as reflection, attenuation.We experimentally verify that our method can realize the signal propagation at the velocity of electromagnetic wave without deteriorating waveform in 0.18μm--0.10μm processes.AN00116647情報処理学会論文誌435133813472002-05-151882-77642009-06-29