2024-03-29T02:08:03Zhttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_oaipmhoai:ipsj.ixsq.nii.ac.jp:000112142022-10-21T05:24:51Z00581:00651:00658
高速ネットワーク向けネットワークモニタ回路の設計と実装Design and Implementation of Network Monitoring Circuits for High Speed Networksjpn論文http://id.nii.ac.jp/1001/00011214/Journal Articlehttps://ipsj.ixsq.nii.ac.jp/ej/?action=repository_action_common_download&item_id=11214&item_no=1&attribute_id=1&file_no=1Copyright (c) 2003 by the Information Processing Society of Japan分散システム運用・管理大阪大学大学院基礎工学研究科大阪大学大学院情報科学研究科大阪大学大学院基礎工学研究科奈良先端科学技術大学院大学情報科学研究科大阪大学大学院情報科学研究科大阪大学大学院情報科学研究科桐村, 昌行高本, 佳史森, 亮憲安本, 慶一中田, 明夫東野, 輝夫インターネットや高速ネットワークの発展にともない,ネットワークを流れる大量のトラフィックをリアルタイムで監視するネットワークモニタの必要性が高まってきている.ネットワークモニタに対しては監視項目の追加・変更に柔軟に対応することが要求される.本論文では,柔軟性を持ち,かつ,高速ネットワークに対応するために,FPGA(Field Programmable Gate Arrays)を用いてネットワークモニタを実装することを考える.そこで,ネットワークモニタを設計,実装するための手法,および自動合成可能なネットワークモニタの仕様記述法を提案する.仕様は並行同期EFSMモデルで記述する.提案手法で合成される回路は監視項目などに基づいてパイプライン処理や並列処理を行うが,設計者はこれらの処理の詳細を指定する必要がない.FPGA回路を自動合成するツールを開発し,合成される回路の速度や大きさについて評価した.Due to the recent progress of the Internet,we need high-speed network monitors which can observe millions of packets per second.We need to modify monitoring facilities and their capacities depending on monitoring items and network speed.In this paper,we propose (1) a methodology for designing and implementing such network monitors flexibly and (2) a methodology for describing specifications of network monitors for automatic synthesis.Specifications are described as concurrent synchronous EFSMs.The proposed technique makes it possible to synthesize an FPGA circuit suitable for given monitoring items and parameters where the designer need not consider about how pipe-line processing and parallel processing should be adopted.We have developed a tool to automatically derive FPGA circuits and evaluated the speed and size of derived circuits.AN00116647情報処理学会論文誌446159316032003-06-151882-77642009-06-29