@techreport{weko_87326_1,
   author	 = "市村,英也 and 佐藤,信宏 and 加藤,陽介 and 小原,仁",
   title	 = "VHDL記述の最適化によるBenes網の並列制御回路の性能評価",
   year 	 = "2012",
   institution	 = "秋田大学大学院工学資源学研究科電気電子工学専攻, 秋田大学大学院工学資源学研究科電気電子工学専攻, 秋田大学大学院工学資源学研究科電気電子工学専攻, 秋田大学大学院工学資源学研究科電気電子工学専攻",
   number	 = "12",
   month	 = "nov"
}