# 投機的実行により並列度を向上させる ハードウェアトランザクショナルメモリ

山田 遼平<sup>1</sup> 堀場 匠一朗<sup>1</sup> 井出 源基<sup>1</sup> 橋本 高志良<sup>1</sup> 津邑 公暁<sup>1,a)</sup>

概要:マルチコア環境における並列プログラミングでは、一般的にロックを用いて共有リソースへのアク セスを調停する.しかし、ロックには並列性の低下やデッドロックの発生などの問題があるため、これに 代わる並行性制御機構としてトランザクショナルメモリ(TM)が提案されている.これをハードウェア で実現する HTM では、一般的にアクセス競合が発生した場合にトランザクションの実行を停止する必 要があるため、一時的に並列度が低下してしまう.そこで本稿では、競合が発生したとしてもトランザク ションの実行を停止させず、競合相手がコミットまで到達すると仮定して投機的に実行を継続することで 並列度を増大させる手法を提案する.評価の結果、既存手法に比べて、最大 9.63%、16 スレッドで平均 1.74%の実行サイクル数の削減を確認した.

# 1. はじめに

マルチコア環境において一般的な、共有メモリ型並列プ ログラミングでは、共有リソースへのアクセスを調停する 機構として、一般にロックが用いられてきた、しかしロッ クを用いた場合、ロック操作のオーバヘッドに伴う並列 性の低下や、 デッドロックの発生などの問題が起こりう る、さらに、プログラムごとに適切なロック粒度を設定す るのは困難であるため、この機構はプログラマにとって 必ずしも利用し易いものではない. そこで、ロックを用い ない並行性制御機構としてトランザクショナル・メモリ (Transactional Memory: TM) [1] が提案されている. このトランザクショナルメモリをハードウェアで実現する **HTM** (Hardware Transactionl Memory) では, 各キャッ シュラインに対して read および write ビットという、ト ランザクション内で発生した Read および Write アクセス の有無を記憶するフィールドが追加されている. そして. キャッシュコヒーレンスリクエストを受け取った際に、こ れらのビットを参照することで競合検出を実現する. しか し、一般的にメモリアクセス競合が発生した場合、これを 検出したスレッドは実行中のトランザクションを停止させ る必要があるため、一時的に並列度が低下してしまう、特 に、多くの命令を含むトランザクションが競合に関わる場 合には、他スレッドによる当該アドレスへのアクセスを長

<sup>1</sup> 名古屋工業大学 Nagoya Institute of Technology, Nagoya, Aichi, 466-8555, Japan

a) tsumura@computer.org

期間停止することなるため,並列性が著しく損なわれる可 能性がある.そこで本稿では,競合が発生したとしてもト ランザクションの実行を停止させず,競合相手がコミット まで到達すると仮定して投機的に実行を継続することで並 列度を増大させる手法を提案する.

# 2. ハードウェアトランザクショナルメモリ

本章では、まず研究対象である HTM の概要について述べる.

#### 2.1 基本概念

マルチコア・プロセッサにおける共有メモリ型並列プロ グラミングでは、共有リソースへのアクセス制御にロック が用いられてきたが、これにはデッドロックの発生や並列 性の低下等の問題がある.

そこで、ロックを用いない並行性制御機構であるトラ ンザクショナルメモリ(TM)が提案されている.TM は データベース上で行われるトランザクション処理をメモリ アクセスに対して適用した手法であり、クリティカルセク ションを含む一連の命令列を投機的に実行する.この命令 列は、シリアライザビリティおよびアトミシティを満たす トランザクションとして定義される.

これら2つの性質を保証するために,TM は各トランザ クション内でアクセスされるメモリアドレスを監視する. ここで,複数のトランザクション内において同一アドレス へのアクセスが検出されると,これがトランザクションの 性質を満足しない場合,競合として判定される.この操作

# 情報処理学会研究報告

IPSJ SIG Technical Report

を競合検出という. 競合を検出した場合は, 片方のトラン ザクションの実行を一時的に停止する. これをストールと いう. さらに, 複数のトランザクションがストールした状 態で, デッドロックの可能性があると判断された場合, 片 方のトランザクションの実行結果を全て破棄する. これを アボートという. そして, トランザクションをアボートし たスレッドはトランザクション開始時点から処理を再実行 する. 一方でトランザクションが終了するまでに競合が発 生しなかった場合, トランザクション内で更新されたすべ ての結果をメモリに反映させる. これをコミットという.

TM はこのように動作することで, 競合が発生しない限 りトランザクションを投機的に並列実行することができる. そのため, TM は一般的にロックと比較して並列性が向上 する. なお, TM で行われる競合の検出, コミット, およ びアボート等の操作はハードウェア上またはソフトウェア 上に実装されることで実現される. これらのうち, ハード ウェア上に実装された TM はハードウェアトランザクショ ナルメモリ (HTM) と呼ばれる,

# 2.2 競合検出とデータのバージョン管理

# 2.2.1 競合の検出と解決

競合を検出するためには、どのアドレスがトランザク ション内でアクセスされたかをトランザクションごとに 記憶する必要がある.そのため、HTM では一般的に、各 キャッシュラインに対して read ビットおよび write ビッ トと呼ばれるフィールドが追加されている。各ビットはト ランザクション内で当該キャッシュラインに対する Read アクセスおよび Write アクセスが発生した場合にそれぞれ セットされ、コミットおよびアボート時にクリアされる. これらのビットを操作するために, HTM ではキャッシュ コヒーレンスプロトコルを拡張している. このプロトコル では、あるスレッドがメモリアドレスにアクセスする場合、 キャッシュラインの状態を変更させるリクエストが他のス レッドに送信される.このとき、リクエストを受信したス レッドはキャッシュラインの状態を変更する前に、キャッ シュに追加された read および write ビットを参照する.こ れにより,他のスレッドとの間で発生する競合を監視す る. なお、以下の3パターンのアクセスが競合として判定 される.

- **Read after Write (RaW):** write ビットがセットされ ているアドレスに対する Read アクセス.
- Write after Read (WaR): read ビットがセットされ ているアドレスに対する Write アクセス.
- Write after Write (WaW): write ビットがセットさ れているアドレスに対する Write アクセス.

以上のような競合パターンが検出されると, 競合を検出 したスレッドからリクエストを送信したスレッドに対して NACK が返信される. NACK を受信したスレッドは自 身のアクセスで競合が発生したことを知るが、すぐにはア ボートせず、トランザクションをストールする.なお、こ の競合検出方式は、そのタイミングによって以下の2つに 大別される.

- Eager Conflict Detection: トランザクション内でメモ リアクセスが発生した時点で、そのアクセスに関する 競合が存在しないか検査する.
- Lazy Conflict Detection: トランザクションがコミッ トしようとした時点で,そのトランザクション内で行 われた全てのアクセスに関して競合が発生していない か検査する.

実際に競合が発生してからそれを検出するまでの時間が 長くなる lazy 方式では,無駄な実行時間が増大してしまい 効率が悪い.

2.2.2 データのバージョン管理

トランザクションの投機的実行では、アボートにより実 行結果が破棄される可能性があるため、トランザクション 内で更新した値と更新前の値とを併存させる必要がある. そこで HTM では、トランザクション内で発生した Write アクセスにより更新した値、あるいは更新される前の古い 値を、そのアドレスとともにメモリ上の別領域に保持する. このようなデータの管理はバージョン管理と呼ばれ、以下 の2つの方式に大別される.

- Eager Version Management: 書き換え前の古い値を 別領域にバックアップし,新しい値をメモリに上書き する.コミットはバックアップを破棄だけであるため 高速に行うことができるが,アボート時にはバック アップされた値をメモリに書き戻する必要がある.
- Lazy Version Management: 書き換え前の古い値をメ モリに残し,新しい値を別領域に登録する. アボート は高速に行うことができるが,コミット時にメモリへ の値のコピーが必要となる.

ここで, eager 方式は, 必ず実行されるコミットを高速に 行い, 必ずしも発生するとは限らないアボートにコストを 払う考え方である. アボートが繰り返し発生してしまうよ うなプログラムでは不利となる場合もあるが, lazy 方式で はコミットのためのオーバヘッドは削減の余地がほぼない のに対し, eager 方式では競合やアボートの発生自体を抑 制することで性能向上できる余地が大きいと考えられる.

よって本稿では, 競合検出方式とバージョン管理方式 について, eager 方式を採用した (eager/eager) HTM の 実装の一つである Log-based Transactional Memory (LogTM) [2] に対し, 提案する手法を実装し, 評価する.

# 3. 関連研究

アボートしたトランザクションを途中から再実行するこ とで、その再実行コストを抑える部分ロールバック [3], [4] の研究や、バージョン管理や競合検出の方式を動的に変更 する研究 [5], [6] など HTM に関する数多くの研究が行われてきた.特にスレッドスケジューリングに関しては,実行並列度に着目した改良手法が提案されてきた.

Geoffrey ら [7] は複数のトランザクション内でアクセス されるアドレスの局所性を similarity と定義し,これが一 定の閾値を超えた場合に,当該トランザクションを逐次実 行することで競合を抑制する手法を提案している.しか し,この手法は性能評価において関連手法のみを比較対象 としているため,既存の HTM に対してどの程度性能が向 上したのかが明確に示されていない.

一方で、Titosら[8]は、eager、および lazy な競合検出方 式を組み合わせることで競合を効果的に解決し、トランザ クションの実行並列度を向上させる手法を提案している。 しかし、この手法はあるアドレスに対する WaR アクセス を検出した際にのみ適用可能であるため、その効果は極め て限定的であり、既存の競合検出方式に対して十分な性能 向上は得られていない. さらに、一般に多く見られる、あ る共有変数に対し Write アクセスに先立って Read アクセ スが行われるようなトランザクション処理を継続して実行 することができず、HTM の並列性を低下させ得る競合パ ターンが根本的に解決されていない.

そこで本稿では、RaW アクセスを投機的に実行可能と し、さらにその後、同一アドレスに対して続けて行われる WaR,および WaW アクセスを継続して実行させること で、HTM における実行並列度のさらなる向上を図る.

# 4. 投機的実行による並列度の向上

本章では,既存のHTMにおける問題点と,それを解決 する提案手法について述べる.

#### 4.1 競合時におけるメモリアクセスの継続

アクセス競合が発生する場合、これを検出したスレッド は、メモリー貫性を保証するため実行中のトランザクショ ンをストールさせる必要がある.ここで、2つのスレッド *thr.1、2*上でそれぞれトランザクション *Tx.X、Y* が実行 される図1(a)の例を用いて, 競合が発生する様子を示 す. まず, thr.1 が load A を実行した後 (時刻 t1), 続け て store A を実行する (t2). その後, thr.2 が load A の 実行を試みるため当該アドレスへのアクセスリクエストを 送信するが (t3), thr.1 は既にアドレス A へ Write アク セス済みであるため RaW 競合を検出し、thr.2 へ NACK を返信する (t4). 一方, NACK を受信した thr.2 は自身 の実行する Tx.Y をストールさせ, Tx.X の完了を待機す る. その後 Tx.X がコミットされると, thr.2 はトランザ クションの実行を再開し(t5), 続いてアドレス A 上の値 を書き換える.このように、競合時には実行中のトランザ クションを停止させる必要があるため、並列度が一時的に 低下してしまう.特に、多くの命令を含むトランザクショ

そこで、競合が発生したとしてもトランザクションの実 行を停止させず、競合相手がコミットまで到達すると仮定 して投機的に実行を継続することで並列度を増大させる手 法を提案する. なお、一般に Test-and-Set のような操作を 実現する場合など、共有変数への Read アクセスは、その 後に Write アクセスをともなう場合が多く見られる. 本稿 ではこのようなメモリアクセスに対応するため、RaW ア クセスおよび、その後同一アドレスに対して続けて行われ る WaR/WaW アクセスも合わせて投機的実行を継続可能 とする.

図 1 (a) と同じ例に提案モデルを適用した場合の動作を 図 1 (b) に示す. thr.1 はまず load A を実行した後, 続 けて store A を実行する. その後, 同様に thr.2 が load A の実行を試みる (t1). このとき, Read アクセスのため のリクエストを受信した thr.1 は RaW 競合を検出するが, Tx.X 内でこれ以降アドレス A 上の値は変更されないもの と仮定し, thr.2 に対して ACK を返信する. これにより, thr.2 は Dirty な状態であるアドレス A に配置された値を 利用した投機的実行が可能となる. 続いて, thr.2 は時刻 t2 において同一アドレスへの書き込みを試みる. このと き, アクセスリクエストを受信した thr.1 はアドレス A に 対して WaR, および WaW 競合を検出するが, thr.2 に対 して再び ACK を返信することで, Tx.X のコミットに先



ンが競合に関わる場合には、他スレッドによる当該アドレ

スへのアクセスを長期間待機させることになるため、並列

性が著しく損なわれる可能性がある.しかしながらこの例

値を書き換えたとしても、一貫性は保たれる、



行して Tx.Y の処理を進行させる。その後、時刻 t3 におい て thr.2 が Tx.Y の処理を終了したとする. ところが前述 したとおり、thr.2 は未コミットの値を使用して実行を継 続したため、TxXの実行結果が確定されるまではトラン ザクションをコミットできない. したがって thr.2 は Tx.X がコミットされるのを待機した後に Tx.Y をコミットする 必要がある. また. 競合の発生により Tx.X がコミットに 到達することなくアボートされた場合にはアドレス A 上 の値は破棄されてしまうため、この値を読み出した Tx.Y も共にアボートする. なおアボートすることで. それまで にトランザクション内で実行された命令は結果的に無駄と なる. このため、提案モデルの適用による投機的実行が開 始された時点で、既に多くの命令を実行済みである場合、 ストールにより競合を解決する既存モデルと比較して、ア ボート処理および再実行のオーバヘッドが増大する可能性 がある.

#### 4.2 デッドロックの回避と一貫性の保証

競合時における投機的実行の継続によりスレッド間に依 存関係が発生すると、トランザクション処理の実行順に よってはデッドロック状態に陥る可能性がある.また、複 数のトランザクションが互いに未コミットの値を読み出し 合う場合、メモリー貫性が失われてしまう.

ここで, デッドロックの発生とメモリー貫性が失われる 様子をそれぞれ図 2の(a),(b)に示す.まず,図 2(a) の例では thr.1 がアドレス A に対して値の書き換えを行う 一方で, thr.2 が Tx.Y 内で store B を実行する(t1).続 いて, thr.2 は Tx.X 内で変更されたアドレス A 上の値を 用いてトランザクションの実行を継続し,まもなく Tx.Xのコミットを待機する(t2).この後, thr.1 は store B の 実行を試みるためアクセスリクエストを送信するが(t3), thr.2 は当該アドレスにおいて WaW 競合を検出し, NACK を返信する. ここで thr.1 は Tx.X をストールさせるため, 結果的にそれぞれのスレッドが互いに実行するトランザク ションのコミットを待機する状態となってしまう. また, 図 2 (b) では (a) の例と同様に, thr.2 が Tx.X 内で変更 された値を用いて Tx.Y の実行を継続している. この後, thr.1 はアドレス A に対して再度 Read アクセスを試みる (t1). ところが, アドレス A 上の値は thr.2 の投機的実行 により既に変更済みであるため, thr.1 は Tx.X の実行中 に不正な値を読み出してしまう.

そこで本稿では, 複数のスレッド間における特定の依存 関係の発生を検出し, トランザクションをアボートするこ とでこのような問題の発生を回避する. なお, 図 2 の例で は (a), (b) どちらの場合も, *thr.2* の実行する *Tx.Y* を アボートすることで正常な動作へと復帰させることができ る. また, 禁止される全ての事象とその対策については 5.4 節でより詳細に述べる.

# 5. 実装

本章では提案手法を実現するために追加するハードウェ ア,およびそれらの動作について説明する.

### 5.1 拡張したハードウェア構成

4章で述べたとおり,投機的実行により複数のスレッド 間に依存関係が発生している場合には,これらのスレッド が実行するトランザクションのコミットおよびアボートの 実行順序を制御する必要がある.そこで,各スレッドは依 存関係を持つ相手スレッド,および投機的実行が行われた アドレスを記憶し,これらを利用することでメモリの一貫 性を保証する.

この操作を実現するため、既存の HTM を拡張し、小容量 のハードウェアを各コアに追加する. これを **Speculative Table** と呼ぶ. なお、この表は以下の3つのユニットによ り構成される. また、コア数および最大同時実行スレッド 数は*n* であるとする.

- **Speculative Address (Sp-addr.)**: 各スレッドにお いて RaW アクセスにより投機的実行が行われたアド レスを記憶する領域.
- **Speculative Parent bits** (**SpP bits**):相手トランザ クション内で変更された未コミットの値を使用して投 機的実行を継続する際, どのスレッドによって RaW アクセスを許可されたかを記憶する, *n* bit のビット マップ.
- Speculative Child bits (SpC bits):自トランザク ション内で変更した未コミットの値を使用して投機的 実行を継続させる際, どのスレッドに対して RaW アク セスを許可したかを記憶する, *n* bit のビットマップ.



図 3 Speculative Table を利用した提案モデルの動作

#### 5.2 依存関係の記憶

2つのスレッド thr.1, 2上でそれぞれトランザクション Tr.X, Y が実行される図 3 (a) の例を用いて,スレッド 間の依存関係を記憶する様子を示す. thr.1 はまず load A を実行した後,続けて store A を実行する. その後, thr.2 が load A の実行を試みる (t1). このとき,アクセスリク エストを受信した thr.1 は thr.2 による投機的実行を許可 すると同時に,アドレス A を Sp-addr. に記憶し,さらにこ れに対応する SpC bits の内, Core.2 に該当するビットを セットする (t2). 一方,この RaW アクセスに対して ACK を受信した thr.2 も同様に,当該アドレスを Sp-addr. に記 憶し, SpP bits の Core.1 に対応するビットをセットする ことで互いに依存関係が生成されたことを記録する (t3).

#### 5.3 コミット/アボート時の操作

本節では、Speculative Table に記憶された情報を用いて どのように動作制御を実現するかを説明する.

#### 5.3.1 コミット情報の伝達

トランザクションのコミット時,各スレッドは記憶され た全てのSp-addr.に対応するSpP bits およびSpC bits を 参照する.ここでまず,SpC bits がセットされたコアに対 してコミットの実行を伝えるメッセージを送信する.一方 で、メッセージを受信したコアはSpP bitsの内,送信者に 対応するビットをクリアする.これは、投機的実行に利用 された値をコミットすることで、スレッド間の依存関係が 解消されるためである.またコミットを試みる際,任意の Sp-addr.について,SpP bitsの内いずれかのコアに対応す るビットがセットされているならば、当該コアの実行結果 が確定するまではトランザクションをコミットできないた め、これを待機する必要がある.一方,記憶したすべての Sp-addr. に対応する SpP bits がクリアされた状態であれ ば、コミットを試みたトランザクション内で投機的実行が 行われていないか、もしくは自身が投機的に使用した値は 既に確定済みであることが分かるため、トランザクション 処理を完了できる.

ここで、図3(a)の例の後、各スレッドがそれぞれトラ ンザクションの実行を進行させた様子を図3(b)に示す. この例では thr.1 が thr.2 に先行して Tx.X のコミットに 到達するため、この時点で両スレッド間の依存関係は解消 される(t4).したがって、thr.1 はアドレスA に対応する SpC bits の Core.2 に該当するビットをクリアすると同時 に、thr.2 へコミットの完了を伝達する.一方 thr.2 は SpP bits を参照し、同様の手順で thr.1 との依存関係を解消す る(t5).その後、thr.2 は SpP bits がクリアされた状態で トランザクション処理を完了するため、継続して Tx.Y の コミットを実行する(t6).

#### 5.3.2 依存関係を持つトランザクションのアボート

競合の発生によりトランザクションをアボートする際も 同様に、各スレッドは記憶された全ての Sp-addr. に対応す る SpP bits および SpC bits を参照する. ここで、LogTM に代表される eager 方式のバージョン管理を採用した HTM ではトランザクションをアボートする際、コミット以前に 書き換えた値はすべて破棄されてしまう. つまり、この値 を読み出して投機的に実行を継続したスレッドも同様に、 その時点における実行結果を破棄する必要がある. した がって、SpC bits のセットされたコアへ、実行するトラン ザクションをアボートするよう伝達する. なおこのとき、 メモリー貫性を保証するため、依存関係の存在するアドレ スに対して最初に Write アクセスしたスレッドは、ロール バック処理を最後に行う必要がある. また、アボート時に



図 4 禁止される事象の検出

はスレッド間の依存関係が解消されるため, SpP bits が セットされているコアに対し,送信者自身のコア番号に対 応する SpC bits をクリアするようメッセージを送信する.

ここで、図3(a)の例の後、依存関係を持つ2つのス レッドがそれぞれトランザクションをアボートする様子を 図3(c)に示す.この例では時刻t4'においてthr.1が他 スレッドとの競合によりTr.Xのアボートを試みるとする. このとき、アドレスAに対応するSpC bitsの内、Core.2に 該当するビットがセットされていることが分かるため、こ のコアに対しトランザクションのアボートを要求するメッ セージを送信する.この間、thr.1はTr.Yのロールバック により投機実行前の値が書き戻されるのを待機する.その 後、thr.2はアボート処理を完了すると(t5')、SpP bitsの Core.1に該当するビットをクリアすると同時に、thr.1へ アボート処理の再開を要求する.一方、これを受けたthr.1 は同様に依存関係を解消し、アボート処理を再開、完了す る(t6').

#### 5.4 禁止される事象の検出

4.2節で述べたとおり, 競合時における投機的実行の継続 によりスレッド間に依存関係が発生すると, デッドロック や一貫性が保たれない状態に陥る可能性がある. そこで. 複数のスレッド間における以下の事象の発生を禁止するこ とでこの問題を回避する. また, 禁止される各事象それぞ れを検出する例を図4に示す.

- (i) 任意のアドレスについて、SpP bitsの内いずれかの コアに対応するビットがセットされた状態で、RaW、 WaR または WaW アクセスリクエストを受信する。
- (ii) 任意のアドレスについて、SpC bits の内いずれかの コアに対応するビットがセットされた状態で、第三者 のコアへ RaW、WaR または WaW アクセスリクエス トを行う。
- (iii) 任意のアドレスについて、実行トランザクションを ストール中に RaW アクセスリクエストを受信する.
- (iv) 任意のアドレスについて, SpP bits の内いずれかの

コアに対応するビットがセットされた状態で,第三者 のコアから RaW, WaR または WaW アクセスリクエ ストを受信する.

まず,事象(i)が検出される場合,2者のスレッド間で デッドロック,あるいは一貫性が欠如した状態に陥ること になるため,一方のトランザクションをアボートすること で正常な動作へと復帰させる.また,事象(ii,iii)に該当 するアクセスが発生すると,3者以上のスレッド間でもデッ ドロックに陥る可能性がある.そこで,3スレッド以上に 渡って依存関係が生成された時点でいずれかのトランザク ションをアボートすることで,デッドロックの発生を未然 に防止する.なお本稿では、すべての事象について,未コ ミットの値を用いて投機的に実行,あるいはこれを試みる トランザクションをアボートの対象とするが、事象(iv)に 限り,対象トランザクションをストールさせる.これは、 即座にアボートせずとも、今後デッドロックに陥る場合に は事象(iii)に該当するアクセスが発生することになり、結 果的にトランザクションがアボートされるためである.

# 6. 評価

本章では,提案手法の速度性能をシミュレーションにより評価し,それを実現するためのハードウェアコストを概 算する.

# 6.1 評価環境

これまで述べた拡張を HTM の一実装である LogTM に 実装し、シミュレーションによる評価を行った. 評価に はトランザクショナルメモリの研究で広く用いられてい る Simics[9] 3.0.31 と GEMS[10] 2.1.1 の組合せを用いた. Simics は機能シミュレーションを行うフルシステムシミュ レータであり、また GEMS はメモリシステムの詳細なタ イミングシミュレーションを担う. プロセッサ構成は 32 コアの SPARC V9 とし、OS は Solaris 10 とした. 表1に 詳細なシミュレーションパラメタを示す. ± .

. . . .

H = 12 -

| Processor                    | SPARC V9          |
|------------------------------|-------------------|
| #cores                       | 32 cores          |
| clock                        | $1 \mathrm{~GHz}$ |
| issue width                  | single            |
| issue order                  | in-order          |
| non-memory IPC               | 1                 |
| D1 cache                     | 32 KBytes         |
| ways                         | 4 ways            |
| latency                      | 1 cycle           |
| D2 cache                     | 8 MBytes          |
| ways                         | 8 ways            |
| latency                      | 20 cycles         |
| Memory                       | 8 GBytes          |
| latency                      | 450  cycles       |
| Interconnect network latency | 14 cycles         |
|                              |                   |

評価対象のプログラムは GEMS 付属の microbench に含 まれる Btree, Contention, Prioque に加えて, SPLASH-2[11] から Cholesky を, STAMP[12] から Genome, Kmeans, Vacation を用いた.

#### 6.2 評価結果

評価結果を図5に示す.図5中の凡例はサイクル数の内 訳を示しており,Non\_trans はトランザクション外の実行 サイクル数,Good\_trans はコミットされたトランザクショ ンの実行サイクル数,Bad\_trans はアボートされたトラン ザクションの実行サイクル数,Aborting はアボート処理に 要したサイクル数,Backoff はバックオフ処理に要したサ イクル数,Stall はストールに要したサイクル数,Barrier はバリア同期に要したサイクル数,MagicWaiting は提案 手法で追加した待機処理に要したサイクル数をそれぞれ示 している.

なお、アボート直後にトランザクションを再開してしま うと、同じ競合の再発により他トランザクションの実行を 妨げる可能性がある.このためLogTMでは、アボート後 から再実行開始までランダム時間待機する機能を備えて いる.この待機時間はアボートが繰り返されるごとに指 数関数的に増大するように設定されており、この機能を Exponential Backoff と呼ぶ.凡例の Backoff はこの待機 時間の総和を表している.

図中では、各ベンチマークプログラムを8、16スレッド で実行した結果ごとにまとめて示しており、各ベンチマー クプログラムとスレッド数との組み合わせによる結果をそ れぞれ2本のグラフで表している。2本のグラフはそれぞ れ左から順に

(B) 既存モデル (ベースライン)

(P) 投機的実行により並列度を向上させる提案モデル の実行に要した総サイクル数を表しており、各サイクル数 は既存モデル(B)を1として正規化している.



なお、フルシステムシミュレータ上でマルチスレッドを 用いた動作のシミュレーションを行う場合は性能のばらつ きを考慮しなければならない [13]. したがって、各評価対 象につき試行を 10 回繰り返し、得られたサイクル数から 平均値と 95%の信頼区間を求めた、平均値をグラフの縦軸 に、信頼区間をグラフ中のエラーバーで示している.

評価の結果,既存モデル(B)と比較して最大 9.63%,16 スレッドで平均 1.74%の実行サイクル数が削減された.

#### 6.3 考察

評価結果から、一部性能が低下しているものもあるが、 既存モデル(B)と比較した性能は概ね同等か、または向上 していることが分かる.このことから、多くのプログラム 中で RaW アクセスの継続による投機的実行が成功してお り、既存の HTM よりさらに並列度を向上させる余地があ ることを確認できた.また、コミットおよびアボート順序 を制御するための待機処理である MagicWaiting サイクル は全てのプログラムにおいてほぼ見られず、このオーバ ヘッドが総実行サイクル数に占める割合は、16 スレッドで 実行した場合平均 0.04%と、ごく僅かなものであることが 分かった.以下、各プログラムについて詳細な検証を行う.

まず Contention に注目すると、8、16 スレッドで実行 したどちらの場合においても、Stall サイクルが大幅に削 減されていることが分かる.ここで、Contention 内でス トールを引き起こす処理を簡略化したコードを図 6 に 示す. 図中のトランザクションは 3 つの do\_phase 関数 から成り、その実行フローは各関数の実引数として使用 されるコマンドライン引数の値に依存する.このとき、 デフォルトで設定された入力値を用いる場合、これらに はそれぞれ 0、1、1 が与えられる(図中 2~4 行目).一 方、do\_phase 関数内では仮引数 phase の値に従って処理 を分岐させ、共有メモリ配列 gm.array1[index] および

#### 情報処理学会研究報告

IPSJ SIG Technical Report

| 1  | BEGIN_TRANSACTION;                       |
|----|--|
| 2  | do_phase(argv[0]); /*argv[0]=0*/         |
| 3  | do_phase(argv[1]); /* $argv[1]=1*/$      |
| 4  | do_phase(argv[2]); /* $argv[2]=1*/$      |
| 5  | COMMIT_TRANSACTION;                      |
| 6  |  |
| 7  | <b>void</b> do_phase( <b>int</b> phase){ |
| 8  | $\mathbf{switch}(\mathbf{phase})\{$      |
| 9  | case 0:                                  |
| 10 | gm.array1[index]++;                      |
| 11 | break;                                   |
| 12 | case 1:                                  |
| 13 | gm.array2[index]++;                      |
| 14 | break;                                   |
| 15 | }  |
| 16 | }  |

図 6 Contention プログラムの擬似コード

gm.array2[index] に対してアクセスを行う(10, 13行 目). つまり,トランザクション中の1つめのdo\_phase 関 数内でgm.array1[index] へのアクセスが行われて以降, 次に続く処理はすべてgm.array2[index] へのアクセスと なることが分かる.これより,この処理を含む複数のトラ ンザクションが並列に実行される場合,gm.array1[index] へのアクセスが完了した時点で,そのコミットに先立って 他のスレッドによる当該配列要素へのアクセスが投機的 に実行可能となったため,ストールが削減されたと考えら れる.

また、Prioque でも僅かながら Stall サイクル、Backoff サイクルが減少している.この原因を調査したところ、 Prioque で実行されるトランザクションには共有変数への Read アクセスの後、同一変数に対し Write アクセスをと もなう操作が多く含まれることが分かった.提案モデル (P) では、これらの処理を並列実行する際に発生する RaW アクセスおよび、続けて行われる WaR、WaW アクセス の投機的実行を可能としたことで並列度を増大させること ができ、これが性能の向上に寄与したと考えられる.さら に、既存モデル (B) と比較してトランザクションを早期に コミット可能としたことで、競合の発生する可能性を低減 させ、結果的に Backoff サイクルを削減することができた.

次に、Genome/16thr では、Non-transの削減が性能向上 に寄与していることが確認できる.これは、false sharing による競合の誤検出を低減できたことが原因であると考え られる.2.2.1 項でも述べたように、HTM では一般に、競 合の検査をキャッシュライン単位で行う.このため、複数 トランザクションがそれぞれ異なるアドレスにアクセスし た場合でも、それらが同一キャッシュライン上に存在して いた場合、競合として検出されてしまい、不必要なストー ルが発生する.さらに、通常は共有変数にアクセスするこ

| 表 2 | Btree/16thr | ・における禁止し | レた各事象の検出回数 |
|-----|-------------|----------|------------|
|-----|-------------|----------|------------|

|      | (i)  | (ii) | (iii) | (iv) | Total |
|------|------|------|-------|------|-------|
| 検出回数 | 1483 | 275  | 211   | 0    | 1969  |

とのない、トランザクション外の処理を実行中のスレッド であっても、トランザクション内を実行中である他スレッ ドとの false sharing により、NACK を受信しストールす る場合がある.これが non-trans が増大してしまう主な原 因のひとつである.なお、これまでに我々はキャッシュラ インを複数のサブブロックに分割することで競合検出単位 を細粒度化し、false sharing による競合の誤検出を防止す る手法を提案している [14].これに対し、提案モデル (P) ではアボートの発生を抑制することでトランザクションの 再実行やロールバック回数が削減される.これがトランザ クションの早期コミットに寄与した場合、トランザクショ ン外を実行中のスレッドが、トランザクション内を実行中 のスレッドとの false sharing によりストールさせられる機 会が減少することで、結果として Non-trans が削減された と考えられる.

なお、Cholesky、Kmeans および Vacation は RaW アク セスの発生が少ないプログラムであり、投機的に実行を継 続できる機会がほとんど存在せず、目立った性能向上は得 られなかった.

一方, Btree では, Aborting サイクル, Bad-trans サイ クル, Backoff サイクルの増加により性能が悪化した.こ れは、提案手法の適用により 5.4 節で述べた 4 パターンの 事象が検出され、投機的実行を行うトランザクションが 繰り返しアボートされたことが大きな原因であった.こ こで, Btree/16thr における各事象の検出回数を表2に示 す.この結果から、事象(i)の発生率が圧倒的に高く、2 者のスレッド間で投機的実行が頻繁に失敗していることが 分かる.提案モデル (P) では, 5.4 節で示した事象が検出 されない限りすべての RaW アクセスを継続実行可能とし ており、これが本来並列に実行できないトランザクション を数多く含むプログラムに適用される場合、投機的実行失 敗によるペナルティを受け続けてしまうと考えられる.し たがって、本提案モデルが有効となるアクセスパターンを 詳細に調査し、投機的実行を適用するか否かを動的に判定 できる機構を今後検討する必要がある.

#### 6.4 ハードウェアコストとアクセスレイテンシ

提案手法を実現するため、Speculative Table には、RaW アクセスが発生したキャッシュラインの数だけのエントリ が必要となる.そこで提案モデル (P) で実行した場合の各 プログラムにおいて、Sp-addr.ひとつ当たりに使用された エントリ数を調査した.その結果、最大で14エントリあ れば、全てのプログラムにおいて Speculative Table が溢 れることなくスレッド間の依存関係を記憶できることが分 情報処理学会研究報告 IPSJ SIG Technical Report

表 3 (P) における Speculative Table エントリの総参照回数

| Btree      | 103,464    | Genome   | 7,723     |
|------------|------------|----------|-----------|
| Contention | 1,844      | Kmeans   | 4,320     |
| Prioque    | $26,\!946$ | Vacation | $4,\!417$ |
| Cholesky   | 6,790      |          |           |

かった. ここで、 $32 \, \text{スレッドを実行可能な} 32 \, \text{コア構成の}$ プロセッサの場合では Speculative Table のひとつのエン トリ当たりに必要となる Sp-addr. は 64 bit であり、また SpP bits および SpC bits はそれぞれ 32 bit である. した がって、1 つの Speculative Table は幅 128 bit 深さ 14 行 の RAM で構成でき、Speculative Table サイズの総和は  $32 \times 128 \times 14 = 約$  7.2KBytes とごく少量である.

次に、これら追加ハードウェアに対するアクセスレイテ ンシによるアクセスオーバヘッドが性能に及ぼす影響に ついて考察する. まず, Speculative Table エントリを参照 した総回数を C, Speculative Table エントリを1回参照 するためのレイテンシをTとすると、その参照コストは C×Tとして概算できる. ここで,提案モデル(P)におい て16スレッドで実行した場合のエントリの総参照回数を 表3に示す.また、前述したとおり、Speculative Table は 約7.2KBytesのRAMで構成できる。そこで、このエント リを L1 キャッシュと同レイテンシで参照できると仮定す ると、本稿で用いたシミュレーション環境ではT = 1 cycle とおくことができる. これらより, 総参照回数の最も多い Btree についてそのコストを求めると、103,464×1=約10 万 cycles となる. 一方, Btree/16thrs の総実行サイクル数 は約 700 万 cycles であるため、このオーバヘッドが総実行 サイクル数に占める割合は約1.4%と僅かなものであるこ とが分かった.

# 7. おわりに

本稿では、競合発生時にもトランザクションの実行を停止させず、競合相手がコミットまで到達すると仮定して投機的に実行を継続することで並列度を増大させる手法を提案した.また、Speculative Table というハードウェアを追加することでコミットおよびアボートの実行順序を制御し、メモリー貫性の保証された動作を実現した.

GEMS 付属の microbench, SPLASH-2, および STAMP ベンチマークを用いてシミュレーションにより評価した結 果,提案モデルにより実行並列度が向上し,ストールが削 減されたことを確認した.また,既存の HTM に比べて, 最大 9.63%, 16 スレッドにおいて平均 1.74%の実行サイ クル数の削減が確認できた.

なお本稿で提案したモデルでは,5.4節で示した事象が 検出されない限りすべての RaW アクセスを投機的に継続 可能としており,これが一部のプログラムで性能の低下を 引き起こしていた.このため,本提案モデルが有効となる メモリアクセスパターンを詳細に調査し,投機的実行を適 用するか否かを動的に判定できる機構の実現を検討してい く予定である.

#### 参考文献

- Herlihy, M. and Moss, J. E. B.: Transactional Memory: Architectural Support for Lock-Free Data Structures, *Proc. 20th Annual Int'l Symp. on Computer Architecture*, pp. 289–300 (1993).
- [2] Moore, K. E., Bobba, J., Moravan, M. J., Hill, M. D. and Wood, D. A.: LogTM: Log-based Transactional Memory, Proc. 12th Int'l Symp. on High-Performance Computer Architecture, pp. 254–265 (2006).
- [3] J.Moravan, M. et al.: Supporting Nested Transactional Memory in LogTM, Proc. 12th Int'l Conf. on Architectural Support for Programming Languages and Operating Systems (ASPLOS), pp. 1–12 (2006).
- [4] Moss, J. E. B. and Hosking, A. L.: Nested Transactional Memory: Model and Preliminary Architecture Sketches, *Science of Computer Programming*, Vol. 63, No. 2, pp. 186–201 (2006).
- [5] Lupon, M., Magklis, G. and González, A.: A Dynamically Adaptable Hardware Transactional Memory, *Proc.* 43rd Annual IEEE/ACM Microarchitecture (MICRO), pp. 27–38 (2010).
- [6] Shriraman, A., Dwarkadas, S. and Scott, M. L.: Flexible Decoupled Transactional Memory Support, Proc. 35th Annual Int'l Symp. on Computer Architecture (ISCA), pp. 139–150 (2008).
- [7] Blake, G., Dreslinski, R. G. and Mudge, T.: Bloom Filter Guided Transaction Scheduling, Proc. 17th Int'l Conf. on High-Performance Computer Architecture (HPCA-17), pp. 75–86 (2011).
- [8] Titos, R., Acacio, M. E. and García, J. M.: Speculation-Based Conflict Resolution in Hardware Transactional Memory, Proc. Int'l. Symp. on Parallel Distributed Processing (IPDPS 2009), pp. 1–12 (2009).
- [9] Magnusson, P. S. et al.: Simics: A Full System Simulation Platform, *Computer*, Vol. 35, No. 2, pp. 50–58 (2002).
- [10] Martin, M. M. K. et al.: Multifacet's General Executiondriven Multiprocessor Simulator (GEMS) Toolset, ACM SIGARCH Computer Architecture News, Vol. 33, No. 4, pp. 92–99 (2005).
- [11] Woo, S. C. et al.: The SPLASH-2 Programs: Characterization and Methodological Considerations, Proc. 22nd Int'l. Symp. on Computer Architecture (ISCA'95), pp. 24–36 (1995).
- [12] Minh, C. C., Chung, J., Kozyrakis, C. and Olukotun, K.: STAMP: Stanford Transactional Applications for Multi-Processing, Proc. IEEE Int'l Symp. on Workload Characterization (IISWC'08) (2008).
- [13] Alameldeen, A. R. and Wood, D. A.: Variability in Architectural Simulations of Multi-Threaded Workloads, *Proc. 9th Int'l Symp. on High-Performance Computer Architecture (HPCA'03)*, pp. 7–18 (2003).
- [14] Horiba, S., Asai, H., Eto, M., Tsumura, T. and Matsuo, H.: Fine-Grain Conflict Management for Hardware Transactional Memory Systems Employing Eager Version Management, Proc. 4th Workshop on Parallel Programming and Run-Time Management Techniques for Many-core Architectures (PARMA2013), held in conjunction with HiPEAC'13 (2013).