SR11000 モデルJ2 における4倍精度積和演算の高速化

永 井 貴 博[†] 吉 田 仁[†] 黒 田 久 泰^{††} 金 田 康 正^{††}

並列計算機の性能向上や数値計算法の進展は,大規模科学技術計算における大きな鍵となっている. 特に浮動小数点数における演算においては,計算規模が増すに従ってより多くの計算量を必要とし, 計算誤差も増大する.そのために,倍精度演算より有効桁数が多い4倍精度演算の必要性が高まって きており注目されている.4倍精度数の表現には,倍精度浮動小数点数を2つ用いて表される128 ビットデータ型があるが,SR11000モデルJ2上のHitachi最適化コンパイラにおいて,4倍精度演 算は2つの倍精度データ型を用いてソフトウェアによって実現されており,倍精度演算に比べより多 くの計算回数を必要とする.そこで本研究では,SR11000モデルJ2上のHitachi最適化コンパイ ラを用いて4倍精度演算を定量的に解析し,FMA命令(Fused Multiply-Add)を用いて演算回数 を削減することによって高速化を行い,最大で約1.5倍の高速な4倍精度積和演算を実現した.

Fast Multiply-add Operation with Quadruple Precision on SR11000/J2

TAKAHIRO NAGAI,[†] HITOSHI YOSHIDA,[†] HISAYASU KURODA^{††} and YASUMASA KANADA^{††}

It is important to develop the numerical computation and to increase the performance of parallel computers so that the large scale computation is required in the scientific research fields. Generally, floating point arithmetics generate rounding error because of its limited significant figures to need more complexity. Therefore, quadruple precision arithmetics has been paid more attention today. Quadruple precision arithmetics are emulated with a pair of 64-bit double precision representation with Hitachi optimizing compiler on SR11000/J2. In this paper, we introduce the quantitative analysis of quadruple precision arithmetics. We implemented and attained 1.5 times maximum speed up with FMA (Fused Multiply-Add) instruction by reducing the number of operations.

1. はじめに

浮動小数点数における数値計算法の中には,計算規 模が増すに従って計算誤差が増大し,より多くの計算 量を必要としてしまうものもある.たとえば,線形方 程式 Ax=bの解法であり,クリロフ部分空間を用いる CG 法などは誤差の影響を大きく受ける.また計算機 上における浮動小数点数演算では,実数を一定の有限 桁で近似してしまうため丸め誤差が発生する.そのた めに,倍精度データ型から仮数部を増やした4倍精度 データ型を用いた4倍精度演算の必要性が高まってき ており注目されている.

†† 東京大学情報基盤センター

4 倍精度数で表現される数には,倍精度浮動小数点 数を2つ用いて表される128 ビットデータ型があるが, ハードウェアで実装されている倍精度演算に比べより 多くの演算回数を必要とする.そこで,SR11000/J2 上の最適化コンパイラを用いた4倍精度演算に焦点 を当て,行列積に用いられる積和演算を定量的に解 析し,演算回数を削減することによって高速化を行っ た.FMA 命令を用いて浮動小数点数の演算回数を削 減し,ループ展開による演算命令のレイテンシ隠蔽な どSR11000/J2のアーキテクチャを考慮した最適化を 適用して高速な積和演算,行列積を実装した.その結 果,最適化コンパイラを用いた場合より約1.5倍の性 能で演算を実現できることを確認した.

以下,2章で4倍精度データ型,また3章で4倍精度 演算を紹介し,4章では利用環境であるSR11000/J2 のアーキテクチャについて触れる.5章で4倍精度演 算の最適化について述べ,6章で4倍精度における行 列積の積和演算の性能評価を行う.

[†] 東京大学大学院新領域創成科学研究科 Graduate School of Frontier Science, The University of Tokyo

Information Technology Center, The University of Tokyo

表 1	EEE754 の倍精度数データ型と SR11000/J2 における 4 倍精度浮動小数点デー	タ型
Table 1	Data format of IEEE754 double precision and quadruple on SR11000)/J2

データ型	総ビット幅	指数部のビット幅	指数部の範囲	仮数部のビット幅	有効桁数
IEEE754 倍精度数	64	11	$-1022\sim 1023$	52	約 16.0
SR11000/J2 4 倍精度数	128	11×2	$-1022\sim 1023$	52×2	約 31.9

2. 4 倍精度データ型

2.1 4 倍精度浮動小数点データ型形式

2.1.1 概 要

SR11000/J2 の CPU である POWER5+プロセッ サは浮動小数点レジスタが 64 ビットとなっている.そ のため,4倍精度演算を行うには 64 ビットの浮動小数 点レジスタを2本用いてソフトウェアでエミュレート し,仮数部の桁数を増やすことで精度を上げている. 128 ビットの4倍精度データ型を用いた場合,倍精度 の有効桁数 $(1 + 52) \times \log_{10} 2 = 約 16$ 桁と比較する と,106× $\log_{10} 2 = 約 31$ 桁と長くなっている.

2.1.2 詳 細

4 倍精度浮動小数点数の特徴は,高い精度で実数を 保持できるが指数部のビット数が増えるわけではない ので,絶対値の大きい実数は保持できないということ がある.

4倍精度浮動小数点数は,上位と下位の2つの倍精 度数に分離して実装されており,2つの64ビット数が それぞれが符号ビット,指数部,仮数部つきの倍精度 浮動小数点数であり,その組合せによって4倍精度が 表現される.IEEE754におけるデータフォーマットを 表1に示す.一般的に,下位部分の絶対値は上位部分 の最下位ビットが表す数の 0.5 倍より小さいため,こ の2つの値がオーバラップすることはなく,下位部分 は精度を高めるものとしてのみ作用する.また指数部 は倍精度の指数範囲と同一なため,精度は高くなるが 表現可能な絶対値の範囲は 64 ビット倍精度と変わら ない.さらに4倍精度数全体が正の値であっても,分 離後の上位と下位部分の符号が異なることがあり,ま た下位部分の始めに0もしくは1が連続して続けば, 下位部分が正規化されることにより4倍精度数全体と しては 106 ビットより高い精度を持つ場合がある.

2.2 IEEE754 準拠

SR11000/J2 における最適化コンパイラの4倍精度 浮動小数点数の形式は,64 ビットの倍精度数を用い て表現されている.64 ビット倍精度数は IEEE754 に 準拠しているが,128 ビットである4倍精度数は完全 には準拠しない.次の項目が IEEE754 標準には準拠 しない点である.

IEEE754 の丸めモード

- IEEE754 特殊例外の NaN(無効演算)と INF (オーバフローまたはアンダフロー)
- オーバフロー,アンダフロー条件についてのIEEE
 状況フラグ

3. 誤差を考慮した浮動小数点演算

ここでは,誤差を考慮した浮動小数点演算の基本的 なアルゴリズムについて紹介したあと,4倍精度演算 のアルゴリズムについて述べる.その後,SR11000/J2 最適化コンパイラでの4倍精度演算で使用されている アルゴリズムについて解析し,評価する.

3.1 丸め誤差を考慮した浮動小数点演算

浮動小数点数の演算結果は誤差を含む.1回の演算 で発生する誤差はわずかだが,その結果を用いて繰り 返し演算することによって誤差は蓄積する.丸め誤差 を考慮した浮動小数点演算は Dekker¹⁾ と Knuth²⁾ ら の手法を用いることによってアルゴリズムが構築され ている.ここでは,行列積に焦点を当てているので加 算と乗算について触れる.

以下すべてのアルゴリズムは四捨五入の偶数丸め モードでの IEEE の倍精度数と仮定しており、浮動小 数点演算 $\in \{+, -, \times\}$ に対してそれぞれ $\{\oplus, \ominus, \otimes\}$ を用いて記述する.そして、浮動小数点数どうしの加 算 a + b は a + b = fl(a + b) + err(a + b) と表され, fl(a + b) は浮動小数点演算, err(a + b) は演算による 誤差を示している.

3.1.1 加算演算

Dekker による加算 Quick-TwoSum $(a, b)^{1}$ アルゴ リズムは引数 a, b の大小関係に $|a| \ge |b|$ が成り立つ場 合に適用できる.Quick-TwoSum(a, b) は s = fl(a+b)と e = err(a+b)を計算する.

Quick-TwoSum(a, b){

 $egin{array}{l} s \leftarrow a \oplus b \ e \leftarrow b \ominus (s \ominus a) \ {
m return} \ (s,e) \end{array}$

}

浮動小数点数における加算と減算が3回行われて, 3Flop(FLoating OPeration)となる.Flopとは倍 精度浮動小数点数における演算数を示している.

次に Knuth の加算アルゴリズム TwoSum $(a, b)^{2}$ である. TwoSum(a, b) も同様に s = fl(a + b) と

```
e = \operatorname{err}(a + b)を計算する.
TwoSum(a, b) {
s \leftarrow a \oplus b
v \leftarrow s \ominus a
e \leftarrow (a \ominus (s \ominus v)) \oplus (b \ominus v)
return (s, e)
```

}

このアルゴリズムは Quick-TwoSum と違い, 引数 *a*, *b* に大小関係の制約がない代わりに演算回数が多く なっている.事前の分岐処理や条件が整っていない状 態でも適用できる.加算と減算が6回行われて,6Flop である.

3.1.2 乗算演算

いくつかのプロセッサアーキテクチャにおいて, $a \times b \pm c$ を行うことのできる積和演算(Fused Multiply-Add)が採用されている.積和演算命令は乗算や加算と同じ回路を用いてハードウェアで実装されているので高速である.さらに大きなメリットは,積と和の2回の演算に対して丸め誤差が2重に発生しない点である.SR11000/J2のCPUであるPOWERシリーズなどではこの積和演算命令が使用できる.それによって,積和演算を用いた乗算を考えることができる.乗算アルゴリズムTwoProd-FMA(a, b)は $p = \text{fl}(a \times b)$ と $e = \text{err}(a \times b)$ を計算し, $a \times b - p$ で積和演算命令を用いる.

 $\texttt{TwoProd-FMA}(a,b) \{$

```
p \leftarrow a \otimes be \leftarrow \mathrm{fl}(a \times b - p)\mathrm{return} \ (p, e)
```

```
}
```

浮動小数点数の演算回数は 3 Flop である.積和演 算命令を用いない場合には 2 重の丸め誤差が発生する ため,このアルゴリズムは適切ではない.

以上のアルゴリズムを応用して4倍精度演算が実現 できる.

3.2 4 倍精度演算

これまでに導入した Quick-TwoSum, TwoSum, TwoProd-FMA の 3 つを用いて構成される 4 倍精度 演算について述べる.gcc4.1.1 でも,128 ビットデー 夕型に対してこれらの 4 倍精度アルゴリズムが適用さ れている³⁾.本稿では,SR11000/J2 上の最適化コン パイラによる 4 倍精度演算と区別するため,これらの アルゴリズムを一般型とする.

3.2.1 精度について

精度保証を考えた4倍精度加算において,2つのア ルゴリズムを考えることができる.

- 106 ビットの精度を保証するアルゴリズム
- 106 ビットの精度を保証しないアルゴリズム

これらを比較すると,後者は誤差を許容する代わり に前者の約半分の演算回数で実現できる.それは,上 位部分どうしの倍精度演算において発生した丸め誤差 を下位部分に加算する際,キャリーが発生した場合の 下位部分どうしの加算における有効桁数の欠落を補正 しないことに起因する.SR11000/J2 最適化コンパイ ラでは,コンパイル時にオプション "-(no)roughquad" を指定することでどちらかの4倍精度演算を選択する ことができる.本研究は,4倍精度演算の高速化に焦 点を当てているので,ここからは後者の演算回数の少 ないアルゴリズムを前提として議論をする.

3.2.2 4 倍精度加算

引数に大小関係のない浮動小数点加算 TwoSum を 用いて構成される 4 倍精度加算アルゴリズム Quad-TwoSum(a,b) は $(s_H, s_L) = fl(a+b)$ を計算する.た だし, a, b, s は 128 ビットの4 倍精度であり, (s_H, s_L) は $s = s_H + s_L$ を表している.データはそれぞれ倍 精度数としてメモリに格納されているので, 4 倍精度 数の分割などは考える必要がない.

 $\texttt{Quad-TwoSum}(a,b) \{$

 $(t,r) \leftarrow \text{TwoSum}(a_H, b_H)$ $e \leftarrow r \oplus a_L \oplus b_L$ $s_H \leftarrow t \oplus e$ $s_L \leftarrow t \ominus s_H \oplus e$ $\text{return } (s_H, s_L)$

}

3.1.1 項での TwoSum を利用して誤差を考慮しな がら4倍精度を計算している.ただし,先にも述べた ように,上位部分で発生した誤差と下位部分の加算を するときに誤差を考慮しないため,最終的に数ビット の欠落がある場合もある.演算回数は,TwoSum の 6Flopと加減算5Flopで合計11Flopとなる.倍精 度数が1Flopで実行されるのに対し,11倍にもなる 演算回数が必要になることが分かる.

3.2.3 4 倍精度乗算

4 倍精度乗算アルゴリズム Quad-TwoProd(a, b)は $(p_H, p_L) = \text{fl}(a \times b)$ を計算する.a,b,pは同様に 4 倍精度数である.

Quad-TwoProd(a, b)

 $(t, r) \leftarrow \text{TwoProd-FMA}(a_H, b_H)$ $v \leftarrow a_H \otimes b_L$ $w \leftarrow a_L \otimes b_H$

```
r \leftarrow r \oplus v \oplus w
```

$$p_H \leftarrow t \oplus r$$

 $p_L \leftarrow t \ominus p_H \oplus r$ return (p_H, p_L)

これは 3.1.2 項での TwoProd-FMA を利用している. 演算回数は合計 10 Flop となる.

3.3 SR11000/J2 最適化コンパイラでの 4 倍精 度演算

SR11000/J2上における最適化コンパイラでの4倍 精度演算について解析する.ここでは解析するまでに とどめ,次節で比較評価を行う.

3.3.1 4 倍精度加算

4 倍精度加算 SR11000-Quad-TwoSum (a, b) アル ゴリズムは $(s_H, s_L) = fl(a+b)$ を計算し, 3.1.1 項で の浮動小数点加算 Quick-TwoSum を用いて構成され ている. |x| は x の絶対値を表しており, fsel(x, y, z)は x の値が 0 以上なら y を, 負の値なら z を返す演 算である.ただし,簡略化のために各命令の順序は意 味が変わらない範囲で入れ替えている.

SR11000-Quad-TwoSum(a, b){

```
a_{Habs} \leftarrow \mathrm{fl}(|a_{H}|)
b_{Habs} \leftarrow \mathrm{fl}(|b_{H}|)
t_{H} \leftarrow a_{H} \oplus b_{H}
t_{L} \leftarrow a_{L} \oplus b_{L}
m_{H} \leftarrow a_{Habs} \ominus b_{Habs}
r_{H1} \leftarrow \mathrm{fsel}(m_{H}, a_{H}, b_{H})
r_{H2} \leftarrow \mathrm{fsel}(m_{H}, b_{H}, a_{H})
e \leftarrow r_{H1} \ominus t_{H} \oplus r_{H2}
t_{L} \leftarrow t_{L} \oplus e
s_{H} \leftarrow t_{H} \oplus t_{L}
s_{L} \leftarrow t_{H} \ominus s_{H} \oplus t_{L}
\mathrm{return}(s_{H}, s_{L})
```

}

ここでは上位と下位それぞれについて絶対値をとり, 大小関係を利用して 3.1.1 項での Quick-TwoSum を 用いている.多少複雑に見えるが,加算の方式と大小 関係の判定での誤差算出以外は一般的な4倍精度数 演算と変わらない.演算回数は絶対値や fsel を含め 13 Flop である.

3.3.2 4 倍精度乗算

4 倍精度乗算 SR11000-Quad-TwoProd (a, b) アル ゴリズムは $(p_H, p_L)=fl(a \times b)$ を計算する.a, b, p は同様に 128 ビットの 4 倍精度である.

SR11000-Quad-TwoProd(a, b){

- $m_1 \leftarrow a_H \otimes b_L$
- $m_2 \leftarrow a_L \otimes a_H$
- $t \leftarrow m_1 \oplus m_2$

 $p_H \leftarrow \mathrm{fl}(a_H \times b_H + t)$ $e \leftarrow \mathrm{fl}(a_H \times b_H - p_H)$ $p_L \leftarrow e \oplus t$ $\mathrm{return} \ (p_H, p_L)$

}

3.1.2 項での TwoProd-FMA と同じく積和演算命 令を用いており,演算回数は8 Flop となる.2回の積 和演算命令を利用している.

3.4 4倍精度演算の比較評価

3.2 節で見た 4 倍精度演算アルゴリズムと 3.3 節で の SR11000/J2 における最適化コンパイラでのアル ゴリズムとで定量的に比較,評価する.

3.4.1 加算の比較

演算回数を元に比較すると SR11000/J2 の最適 化コンパイラにおける加算では 13 Flop,一般型は 11 Flop と 2 Flop 多く演算をしていることが分かる. SR11000/J2 上最適化コンパイラにおいては引数に依 存する Quick-TwoSum を利用するために一度絶対値 をとり,その大小関係を比較している.大小関係の結 果からどちらの誤差を考慮すればよいか判定している. 一方,一般型は大小関係に制約のない TwoSum を用 いているために,絶対値などの処理は必要ない.違い は Quick-TwoSum を用いるか TwoSum を用いるか だけにあり,Quick-TwoSum を用いる SR11000/J2 最適化コンパイラでの4倍精度演算に改善の余地があ ると考えられる.

アルゴリズムを比較すると,演算回数が少ない Quad-TwoSum は連続する命令の間にデータが依存 しているため,データが確定するまで次の命令を実行 できないのに対し,演算回数が多いSR11000-Quad-TwoSum はデータ依存のある演算に間隔があり,使 用するレジスタ数も比較的に多いことが分かる.これ らの特徴を演算の最適化に利用する.4倍精度の加算 アルゴリズムとしては,演算回数の少ない一般型4倍 精度加算 Quad-TwoSum を用いることにする.

3.4.2 乗算の比較

演算回数では SR11000/J2 最適化コンパイラにおい て 8 Flop, 一般型では 10 Flop と 2 Flop 少ない演算 で実現されている.これは積和演算で倍精度どうしの 積の誤差を算出せずに,加算や減算を行えているため である.高速化の視点に立つと,このように演算回数 を減らす工夫が1つの鍵になる.

以上の加算と乗算の演算回数から,プロセッサの各 命令のレイテンシが同じであれば単純にデータの依存 が少なく,演算回数を減らすことによって高速化が可 能となる.したがって,4倍精度のアルゴリズムとし



ては,一般型の4倍精度加算とSR11000/J2最適化 コンパイラの4倍精度乗算を適用し,組み合わせて積 和演算,行列積を考える.

4. SR11000/J2 アーキテクチャ

本章は現在東京大学情報基盤センターに設置されて る並列計算機 SR11000/J2 のアーキテクチャとメイン CPU である POWER5+について述べ,そこで実現 されている浮動小数点命令について解析する.

4.1 システム概要

SR11000/J2 は科学技術計算を目的とした SMP ク ラスタノード結合の並列コンピュータである⁴⁾.図1 に ノード内の構成を示す.各ノードは16 個のプロセッサ から構成されており,理論ピーク性能は147.2 GFlops である.システムは複数ノード間を結合して構成さ れているが,本研究では利用しないためその説明につ いては省略する.CPU には POWER5+プロセッサ 2.3 GHz が搭載されている.また,L3 までのキャッシュ メモリがあり,オンチップのL1 と L2 キャッシュはそ れぞれ 32 kB,1920 kB で,L3 キャッシュは 36 MB の サイズである.L2 およびL3 キャッシュは 2 つのプロ セッサで共有されており,L3 キャッシュは 2 つのプロ セッサで共有されており,L3 キャッシュはL2 キャッ シュからキャッシュアウトしたデータが保存される. よってデータはメモリからL2,L1 キャッシュを経由 してレジスタへ転送される.

4.2 高速化への最適化解析

1 プロセッサでの理論ピーク性能は 9.2 GFlops で ある.各プロセッサの中には FPU が 2 系統あり,そ れぞれが積和演算を実行できるので,クロック数の4 倍である 9.2 GFlops になる.4 倍精度演算は,ハー ドウェアで実装されている倍精度までの浮動小数点数 と異なり,加算で11回,乗算で8回の倍精度演算を 行うため,データ転送における遅延の影響を受けにく い.したがって,最適化には,各浮動小数点命令のレ



Fig. 2 The flow of addition on FPU.

イテンシを考慮して全体としてのスループットを向上 させることが有効となる.

たとえば,浮動小数点加算を1回行っただけでもレ イテンシは実測値で6クロックとなる.積和演算を2 つ同時に行って演算回数を4としてもレイテンシは6 クロックである.図2では2系統のFPUに対して データ依存のある加算を行うとした場合, レイテンシ が6クロックなので図のように演算が実行される.こ の場合,全体の1/24しか利用しておらず,実効的な 性能は $9.2 \text{ GFlops} \times (1/24) \approx 0.38 \text{ GFlops}$ しか出な いことになってしまう.この状況を回避して,スーパ スカラ方式である SR11000/J2 では FPU の 2 系統 を利用しながら同時にデータのロードなどを行い,レ イテンシを隠蔽することによって高速な4倍精度演算 が効率的に実現できる.このように,最適化を考える には各命令のレイテンシを知る必要があるが,浮動小 数点加算(fadd), 減算(fsub), 絶対值(fabs), 判 定(fsel), 積和(fmadd), 積差(fmsub), 格納命令 (fmr)のレイテンシは,実測値から各6クロックであ ることが分かった.

5. 4 倍精度演算最適化手法

本章では SR11000/J2 アーキテクチャにおける最適 化方法を述べる.最適化手法は2通りで,レジスタ数 に注目したアンローリングと浮動小数点演算命令のレ イテンシ隠蔽を目的としたものである.

5.1 レジスタ数を考慮した最適化

レジスタを有効に利用するアンローリングは命令間 のストールを阻止するために有効な手段の1つである. POWER5+プロセッサにおける論理レジスタ数は32 本なので,これらを効率的に利用するための最適化を 行う.POWER5+プロセッサにはレジスタリネーミ ング機能があり,物理レジスタ数は120本であるが, 本考察では,物理レジスタ数を考慮に入れていない.

5.1.1 加 算

加算 Add は $c_i = a_i + b_i$ を 4 倍精度でデータサイ

ズだけループし,計算する.3.2.2 項で述べた4倍精 度加算アルゴリズム Quad-TwoSumはTwoSumを 呼んでいる.データをレジスタから一時退避するよう なことを考えなければ,データの依存関係から4本の レジスタが必要である.POWER5+プロセッサの論 理レジスタは32本あるので,32/4=8となり,最大 アンローリング段数は8となる.

5.1.2 乗 算

乗算 Prod は $c_i = a_i \times b_i$ をループする. 3.3.2 項 で述べた 4 倍精度乗算アルゴリズム SR11000-Quad-TwoProd では,積和演算を行って誤差を直接算出せず に 4 倍精度演算を行っており,こちらも 4 本のレジス タが必要である.レジスタ数を考慮すると,32/4 = 8となって最大で 8 段アンローリングが適用できる.

5.1.3 積和演算

行列積を求める処理においてコアな処理は積和演算 となる.積和演算 FMA は上記の乗算と加算とを連続 的に組み合わせることによって実現できる.行列演算 ライブラリ BLAS などで用いられているループ順序 などを考慮すると,最内ループは $c_i = c_i + s \times b_i$ (s: 定数)と見なすことができる.

積和演算は,乗算の結果を加算する連続処理である が,加算結果の上位部分と下位部分を保持しているた めに,アンローリング段数に関して上記でみた加算よ り1多い5本のレジスタが必要である.しかし,下位 部分はすぐに利用されないため一時レジスタから退避 させ,再利用時にロードし直すことによって4本のレ ジスタで8段のアンローリングが可能となる.本考察 では,レジスタからメモリへの一時退避,ロードする 手法を用いる8段のアンローリングで実験を行った.

5.2 レイテンシ隠蔽を目的にした最適化

連続する演算の間に依存性があると計算が完了する までのレイテンシ分ストールすることになる.ここで, アンローリングしたことによって同じ命令が続くため, データ依存がある部分に限ってレイテンシを隠すため の命令順序入れ替えは有効であると考えられる.アン ローリングしたとき,同じ命令が連続に出現し,同じ レジスタが一時使用されたとしてもレジスタリネーミ ング機能により,物理レジスタ数に収まる範囲で命令 がストールせず,実行を妨げる可能性はない.アルゴ リズム Quad-FMA-8 は最適化したアセンブラプログ ラムで示したものである.fr は浮動小数点数レジスタ, [0-7] はアンローリングによって展開されていること を示している.

3.4.1 項に記したように,一般型加算は少ないレジ スタ数で処理し,連続する演算命令間でのデータ依存

$\texttt{Quad-FMA-8}(s,B[8],C[8]) \{$

```
\# C[0-7] = C[0-7] + s \times B[0-7] (s : constant)
  lfd
        fr31
                    , s_H
  lfd
        fr30
                    , s_L
  lfd
        fr[ 0 - 7], B_H[0 - 7]
  lfd
         fr[ 8-15], B_L[0-7]
  fmul fr[16 - 23], fr30
                                , fr[0 - 7]
                                 , fr[8 - 15], fr[16 - 23]
  fmadd fr[ 8 - 15], fr31
  fmadd fr[16 - 23], fr31
                                 , fr[0 - 7], fr[8 - 15]
  fmsub fr[24 - 31], fr31
                                 , fr[0 - 7], fr[16 - 23]
         fr[ 0 - 7], C_H[0 - 7]
  lfd
  fadd fr[24 - 31], fr[24 - 31], fr[8 - 15]
  fadd
         fr[8-11], fr[16-19], fr[0-3]
         fr[24-31], C_H[0-7]
  \operatorname{stfd}
  fadd fr[12-15], fr[20-23], fr[4-7]
  fsub
        fr[24 - 31], fr[16 - 23], fr[8 - 15]
  fadd fr[ 0 - 7], fr[24 - 31], fr[ 0 - 7]
  fadd fr[24 - 31], fr[24 - 31], fr[8 - 15]
  fsub fr[16 - 23], fr[16 - 23], fr[24 - 31]
  fadd fr[16 - 23], fr[16 - 23], fr[0 - 7]
  lfd
         fr[ 0 - 7], C_H[0 - 7]
  lfd
         fr[24-31], C_L[0-7]
  fadd fr[16 - 23], fr[16 - 23], fr[0 - 7]
  fadd fr[16 - 23], fr[16 - 23], fr[24 - 31]
  fadd fr[24 - 31], fr[8 - 15], fr[16 - 23]
  fsub fr[8-15], fr[8-15], fr[24-31]
  fadd fr[8-15], fr[8-15], fr[16-23]
  \operatorname{stfd}
         fr[24-31], C_H[0-7]
  \operatorname{stfd}
        fr[ 8-15], C_L[0-7]
```

}

が大きかった.ここで,アンローリングによって同じ 種類の命令を挿入すると,パイプライン処理によって レイテンシを隠蔽できるため,データ依存の問題は軽 減できる.その結果,使用レジスタ数が少ない一般型 加算はより性能が向上すると考えられる.

6. 評価実験

本実験では,加算,乗算,積和演算,そして積和演 算を用いた行列積の4本の4倍精度演算を実装,評価 した.各命令のレイテンシを考慮する必要があったた め,誤差が保証される範囲の演算順序で最適化を行っ てアセンブラコードを作成した.そして C 言語で記 述したメイン部分と作成したアセンブラコードをリン クして実行した.

測定は実測実効クロックサイクル数,4倍精度演算 の性能を示す MQFlops(1秒間に1回の4倍精度演 算を1QFlopsとする)を総データサイズがL1,L2の 半分,L2まで,L3の半分,L3まで,そしてL3キャッ シュの1.5倍の計6パターンについて,SR11000/J2 最適化コンパイラと提案した実装とで比較した.

時間の測定は, Time Base Register を用いて行った. これは CPU のクロック数と1対1対応していな

情報処理学会論文誌:コンピューティングシステム

Aug. 2007

表 3 SR11000/J2 における 4 倍精度加算演算の誤差が出るケース Table 3 An error case of addition in quadruple precision on SR11000/J2.

4 倍精度数	2 進ビット表現
a	$010 \cdots (50 \operatorname{bit}) \cdots 10110 \cdots (48 \operatorname{bit}) \cdots 10$
b	$100 \cdots (50 \operatorname{bit}) \cdots 01100 \cdots (48 \operatorname{bit}) \cdots 0$
a + b(真値)	$11 \cdots (51 \operatorname{bit}) \cdots 0001 \cdots (49 \operatorname{bit}) \cdots 100$
a + b(使用したアルゴリズム)	$11 \cdots (51 \operatorname{bit}) \cdots 0001 \cdots (49 \operatorname{bit}) \cdots 000$

表 2 コンパイルオプション

Table 2	compile option.
	コンパイルオプション
最適化 C	cc -Os $+$ Op
並列化なし	-noparallel
4 倍精度	-roughquad

いため,計測時間は1回のループの最小測定時間とした.また,演算1回あたりの平均をとったことで小数 点以下の端数が生じた.

また,行列積における行列は実正方行列であり,そ の格納には圧縮なしの2次元配列を用いている.行列 積は,BLASルーチンと同様の3重ループで実装して いる.本研究の目的は4倍精度演算の定量的な解析で あるため,キャッシュサイズに関するブロッキングな どは特に考えない.

6.1 実験環境

実験は東京大学基盤情報センターに設置されている SR11000/J2上で,最適化Cコンパイラ01-03-/Aを 用いて行った.OSはIBM AIX バージョン 5.3 であ り,ラージページの設定はしていない.コンパイルオ プションは表2に示す.

6.2 誤差評価

3.2.1 項で見たように,4倍精度加算には有効桁の 精度保証についての2種類のアルゴリズムがあり,本 研究では誤差を保証せず演算回数の少ないアルゴリズ ムを採用している.有効ビットの中でLSBに誤差が 出るケースを表3に示す.真値においては加算結果の 下位部分のLSBが1であるのに対し,今回使用した アルゴリズムの結果はLSBが0になっており,LSB に誤差を含んでいることが分かる.ただし,加算結果 の上位数と下位数の間に0を3つ含んでいる.

6.3 4 倍精度加算

表 4 に提案手法における 4 倍精度数の 1 加算あたり のクロック数性能比較,表 5 には演算性能 MQFlops を示している.L2(half)がL2キャッシュの半分程度, L2(full)が全体にのる程度のデータサイズ,OUT は L3 キャッシュの 1.5 倍のデータサイズである.

表4からアンローリング段数を増やすことによっ てパイプライン処理が効果を出すため,段数を増や

表 4 4 倍精度加算における実効クロック数

Table 4	Clock	counts	$_{\mathrm{in}}$	quadruple	precision	addition
---------	-------	-------------------------	------------------	-----------	-----------	----------

	アンローリング段数					
datasize	1	2	4	8		
L1	27.4	16.5	12.0	8.9		
L2(half)	27.0	16.7	12.6	9.2		
L2(full)	27.6	17.1	12.9	10.2		
L3(half)	29.0	19.1	14.6	13.3		
L3(full)	30.4	20.5	16.8	15.2		
OUT	33.4	25.7	21.1	17.9		

表 5 加算の演算速度 [MQFlops] Table 5 MQFlops in quadruple addition.

	アンローリング段数									
datasize	1	2	4	8	Hitachi					
L1	103.65	139.20	191.06	258.00	242.94					
L2(half)	103.00	137.27	176.45	247.06	242.41					
L2(full)	99.80	131.37	168.17	225.09	220.62					
L3(half)	84.60	107.57	128.69	172.04	177.98					
L3(full)	77.37	95.61	112.20	142.60	144.35					
OUT	81.38	90.80	112.63	131.58	129.59					

表 6 4 倍精度乗算における実効クロック数

 Table 6
 Clock counts in quadruple precision multiplication.

	アンローリング段数						
datasize	1	2	4	8			
L1	13.4	9.0	8.0	6.4			
L2(half)	13.8	9.3	8.3	8.7			
L2(full)	14.2	10.0	9.2	8.4			
L3(half)	17.1	13.8	13.0	13.3			
L3(full)	18.5	16.0	15.9	15.9			
OUT	23.3	18.1	17.1	16.5			

すに従って,4倍精度加算演算1回あたりに必要な クロックサイクル数の割合は小さくなっていることが 分かる.また,表5から,最適化を行うとL1やL2 キャッシュなどデータ転送の影響を受けない範囲では SR11000/J2最適化コンパイラより高い性能を示して いることが分かる.

6.4 4 倍精度乗算

表 6 には提案手法における 4 倍精度数の 1 乗算あた りのクロック数性能比較,表 7 に演算性能 MQFlops 値を示している.乗算においても,アンローリング段 数の増加によるクロック数の割合は小さくなっており,

表 7 4 倍精度乗算の演算速度 [MQFlops] Table 7 MQFlops in quadruple multiplication.

	アンローリング段数								
datasize	1	2	4	8	Hitachi				
L1	171.63	254.73	287.84	357.90	250.94				
L2(half)	167.30	243.80	274.67	261.87	242.93				
L2(full)	161.18	225.48	247.12	265.76	224.63				
L3(half)	133.57	165.22	175.44	169.66	185.76				
L3(full)	115.06	126.40	132.62	140.51	152.53				
OUT	101.29	129.30	122.45	124.48	120.31				

表 8 4 倍精度積和演算における実効クロック数

Table 8 Clock counts in quadruple precision multiplyadd.

	アンローリング段数						
datasize	1	2	4	8			
L1	43.2	28.9	23.2	17.8			
L2(half)	41.3	28.9	22.7	17.1			
L2(full)	40.1	29.2	22.1	17.0			
L3(half)	41.6	30.7	24.3	18.7			
L3(full)	43.0	31.9	25.4	20.4			
OUT	45.5	35.7	30.9	24.9			

表 9 4 倍精度積和演算の演算性能 [MQFlops] Table 9 MQFlops in quadruple multiply-add.

	アンローリング段数								
datasize	1	2	4	8	Hitachi				
L1	106.46	159.02	198.42	257.60	167.62				
L2(half)	111.90	161.10	204.05	274.00	178.72				
L2(full)	116.34	161.92	216.61	285.81	189.42				
L3(half)	116.19	160.44	200.78	279.32	189.49				
L3(full)	115.47	159.97	206.57	259.71	188.83				
OUT	115.92	161.62	212.45	258.95	189.31				

4倍精度加算と同様の傾向が見られる.

6.5 4 倍精度積和演算

表 8 には提案手法における 4 倍精度数の 1 積和 演算あたりのクロック数性能比較,表 9 に演算性能 MQFlops 値を示している.ここで,4 倍精度積和演算 は 2 回の 4 倍精度演算と見なす.表 9 で SR11000/J2 最適化コンパイラと比較すると,提案手法ではデータ が L1 キャッシュに載る場合,257.60/167.62 \approx 約 1.5 倍の高い性能が出ている.

また,4倍精度加算や乗算などそれぞれの演算だけ では性能が劣っているL3キャッシュのデータサイズ でも,2つの演算をまとめた積和演算を最適化するこ とによって,データサイズに依存せず,アンローリン グ段数が4のときでもSR11000/J2最適化コンパイ ラを上回り,高い性能が出ている.提案手法ではL2 キャッシュと同程度のデータサイズで演算性能が最大 になった.



図 3 行列積における性能比較(SR11000/J2 最適化コンパイラと 提案手法と提案手法をプロッキングしたもの)

Fig. 3 Performance comparison between proposal and SR11000/J2 Optimizing compiler.

6.6 4 倍精度行列積

図3に行列積における性能比較を示す.SR11000/J2 上での行列積と提案手法の行列積では,4倍精度積和 演算の性能がほぼ一定の割合を保ったまま推移してい る.これはデータ転送の割合が少ない4倍精度積和演 算性能がそのまま現れた結果と思われる.本研究では 議論しなかったキャッシュの考慮についての知見を得 るため,ブロックサイズ200で提案手法に適用する と行列サイズが大きくなっても性能の低下は見られな かった.さらなる最適化のためには,データ転送にお ける考慮も必要である.

7. 関連研究

Bailey らはここで述べたのと同様な倍精度を2つ 用いたアルゴリズムで Fortran, C++を用いて実装し たライブラリを公開している⁵⁾.しかし,倍精度数を さらに上位と下位部分に分割して計算する乗算アルゴ リズムは,今回用いた4倍精度乗算の約2倍の演算回 数を必要としてしまう.積和演算を用いた乗算もある が演算回数は多くなっている.

Hida らは 4 倍精度演算のアルゴリズムを応用して 倍精度数を 4 つ用いた 8 倍精度演算を提案している⁶⁾.

4 倍精度演算を線形方程式の解法に用いる応用分野 の研究もある⁷⁾.しかし演算回数の具体的な評価など は行われていない.

8. まとめ

本研究ではIEEE754の倍精度実数を2つ用いて表現 される4倍精度演算の性能を解析評価し,SR11000/J2 最適化コンパイラにおいて積和演算を実装し,高速化 した.さらに実装した4倍精度積和演算を用いて行 列積を性能を比較した.4倍精度積和演算においては SR11000/J2 最適化コンパイラよりも最大で約 1.5 倍の演算性能を実現した.

本研究の手法は,倍精度数を2つ用いて4倍精度数 を実現したときの演算を定量的に解析し,各浮動小数 点命令のレイテンシを最大限考慮しつつ,プロセッサ が持つ論理レジスタ数の制約条件の下に各演算を最適 化をするといったものである.これは2つの倍精度数 の組合せで4倍精度数を表現するシステム,さらに積 和演算命令を実現できるアーキテクチャのみに適用で きることに注意しなければならない.

今後は,一般性がありどのようなシステムにおいて も実現可能で高速な4倍精度演算の実装を検討してい きたい.

参考文献

- Dekker, T.J.: A floating-point technique for extending the available precision, *Numerische Mathematik*, Vol.10, pp.224–242 (1971).
- Knuth, D.E.: The art of computer programming Vol:2 Seminumerical algorithms, 3rd Edition, Addison-Wesley (1998).
- The GNU Compiler Collection. http://www.gnu.org/software/gcc/index.html
- 4) 青木,中村,助川,斉藤,深川,中川,五百木: スーパーテクニカルサーバ SR11000 モデルJ1の ノードアーキテクテクチャと性能評価,情報処理学 会論文誌:コンピューティングシステム,Vol.45 No.SIG12(ACS11), pp.27-36 (2005).
- 5) A fortran-90 double-double library. http://crd.lbl.gov/ dhbailey/mpdist/ mpdist.html
- 6) Hida, Y., Li, X.S. and Bailey, D.H.: Algorithms for quad-double precision floating point arithmetic, *Proc. 15th Symposium on Computer Arithmetic*, pp.155–162 (2001).
- 7) 小武守,藤井,長谷川,西田:倍精度と4倍精 度の混合型反復法の提案,HPCS 2007 論文集, pp.9–16 (2007).

(平成 19 年 1 月 22 日受付)(平成 19 年 4 月 27 日採録)



永井 貴博(学生会員) 1983年生.2004年長野工業高等 専門学校卒業.2006年東京都立大学 工学部電子情報工学科卒業.現在,東 京大学大学院新領域創成科学研究科 修士課程在学中.並列数値計算アル

ゴリズムに興味を持つ.



吉田 仁

1982 年生.2005 年東京大学工学 部電子情報工学科卒業.2007 年東 京大学大学院新領域創成科学研究科 基盤情報学専攻修士課程修了.現在, 同大学院新領域創成科学研究科基盤

情報学専攻博士課程在学中.修士(科学).



黒田 久泰(正会員)

1970年生.1993年名古屋大学理 学部物理学科卒業.1995年京都大 学大学院工学研究科応用システム科 学専攻修士課程修了.2000年東京 大学大学院理学系研究科情報科学専

攻博士課程満期退学.同年東京大学情報基盤センター 助手.2007年同助教.博士(理学).ACM,IEEE, SIAM,人工知能学会,日本応用数理学会各会員.

金田 康正(正会員)1949年生.1973年東北大学 理学部物理第二学科卒業.1975年東京大学大学院理 学系研究科物理学専攻修士課程修了.1978年東京大 学大学院理学系研究科物理学専攻博士課程修了.理学 博士.同年名古屋大学プラズマ研究所附属電子計算機 センター助手.1981年東京大学大型計算機センター助 教授.1984年ケンブリッジ大学計算機研究所客員研究 員.1997年東京大学大型計算機センター教授.1999 年東京大学情報基盤センタースーパーコンピューティ ング研究部門教授.1983年情報処理学会論文賞(邦 文).1994年情報処理学会 Best Author 賞.1998年 情報処理学会論文賞(和文).2003年兵庫県揖保川町 「金もくせい」賞.2005年第37回市村産業賞貢献賞. ACM,SIAM,日本応用数理学会,プラズマ核融合学 会,電子情報通信学会各会員.