# Extreme SIMD アーキテクチャの プログラミングモデル拡張 C による性能評価

宇川 斉志 $^{1,a)}$  佐藤 三久 $^{1,2}$  朴 泰祐 $^{1,2}$  児玉 祐悦 $^{1,2}$  山口 佳樹 $^1$  山本 淳二 $^3$ 

概要:エクサスケールの計算機の実現にあたって文部科学省の委託研究により大量の演算器を1つのマス タープロセッサで制御する Extreme SIMD アーキテクチャが提案された.本稿では Extreme SIMD アー キテクチャ上で実行できるバイナリを生成するためのプログラミングモデルの一つとして Extreme SIMD 向け拡張 C について述べ,それを用いて Extreme SIMD アーキテクチャのシミュレータによる評価を行 う.Extreme SIMD 向け拡張 C は PE で実行される文を SIMD 制御文で囲むだけで簡単に指定すること が可能で,メモリ操作などはライブラリ関数で提供されるという特徴を持つ.2次元のラプラス方程式の 差分法による計算を実行したところローカルメモリに入りきる 4096 × 4096 格子の問題サイズではピーク 性能に対して最大 74%と高い実効効率を示すが,入りきらない問題サイズでは実効効率が1割未満になる という急激な性能低下を起こすことを確認した.

## 1. はじめに

近年,スーパーコンピュータの消費電力の増大が問題に なってきている.2011年にTop500で1位を獲得した京は 約 12MW [1] もの消費電力を必要とする.電力効率で言う と約 0.8GFlops/W, 2014 年の 11 月にスーパーコンピュー タの消費電力の指標を示す Green500<sup>TM</sup> で1位を獲得した ドイツ GSI ヘルムホルムセンターのスーパーコンピュー タ L-CSC でも 5.2GFlops/W [2] にとどまっている. そん な中,近年のスーパーコンピュータの性能向上率が今後 も続くと仮定すると 2018 から 2020 年にはその演算性能 が1ExaFlopsまで到達すると期待されている.運用時の 予算的な問題により一般的なスパコンセンターに供給でき る電力は 20MW から 30MW が限界と言われているので, 1ExaFlops を実現するには 33~50GFlops/W の電力効率 が必要ということになる.しかし,現在一般的に使われて いる汎用プロセッサのアーキテクチャはプロセスルールの 進歩による消費電力の減少だけでは約4倍程度までしか電 力効率が伸びないといわれている [3]. そこでより電力効率

 筑波大学大学院 システム情報工学研究科 Graduate school of Systems and Infomation Engineering, University of Tsukuba, Tsukuba, Ibaraki 305-8577, Japan
筑波大学 計算科学研究センター Contage of Computational Science Heimstein of Tempere

- <sup>3</sup> (株)日立製作所 中央研究所 Hitachi, Ltd., Central Research Laboratory, Yokohama, Kanagawa, 244–0817, Japan
- <sup>a)</sup> ukawa@hpcs.cs.tsukuba.ac.jp

の高い計算機を検討するために文部科学省の委託研究「演算加速機構を持つ将来の HPCI システムに関する調査研究の研究開発」により Extreme SIMD アーキテクチャ [4] が提案された.本研究では Extreme SIMD アーキテクチャのプログラミングモデルとして拡張 C によるモデルにより,シミュレータを用いて Extreme SIMD アーキテクチャの定量的な評価を行うことを目的とする.

本稿は本章を含めて8章で構成される.2章ではExtreme SIMD アーキテクチャの実装例として PACS-G を取り上 げ,その概要について述べる.3章では PACS-G の関連技 術について説明する.4章では Extreme SIMD アーキテク チャの実行モデルに関して説明を行う.5章ではExtreme SIMD アーキテクチャ向けのプログラミングモデルの拡張 Cについての説明と,2次元のラプラス方程式の差分法に よる計算を例にあげてプログラムの説明を行う.6章では 評価環境として PACS-G のシミュレータと, それを改良 したシミュレータに関して言及する.7章では6章で言及 したシミュレータを用いた2次元のラプラス方程式の差分 法による計算の性能評価を行う.なお,現状では Extreme SIMD 向け拡張 C のプログラムからバイナリを生成するコ ンパイラを開発中であるため,評価は出力されるであろう アセンブリを直接記述して評価した.8章では結論と今後 の課題を述べる.

Center of Computational Science, University of Tsukuba, Tsukuba, Ibaraki 305–8577, Japan

# 2. Extreme SIMD アーキテクチャ PACS-G の概要

Extreme SIMD アーキテクチャとは演算器とローカル メモリ (以下 LM) からなる多数の Processor Element(以下 PE) を Master Processor(以下 MP) から発行される SIMD 命令で制御するアーキテクチャである.本章ではその実 装例としてアクセラレータ型演算加速装置の1つである PACS-Gの概要について説明する.図1にPACS-Gの1 チップの概要を示す.単純な PE と呼ばれる演算器を大 量に並べ,演算器をコントロールする MP からの SIMD 命令で全ての PE が一斉に同一の命令の実行を行う.こ の SIMD 命令は MP からの 1 つの命令 (single instruction) を, 各 PE 上の LM 上のデータ (multiple data) に対して実 行するという意味で, Intel 社の SSE 及び AVX 命令のよ うなコア内で複数のデータに対する演算を1つにまとめる ものとは異なる. MP はキャッシュをもつ汎用プロセッサ を用いる. 各 PE は MP によってデコードされたマイクロ コードを実行するので汎用プロセッサでいうフロントエン ド部分を持たない.そのためより多くの回路を演算部分に 費やすことができる. PE は GRAPE-DR [5] の PE をベー スにコアを拡張したものであり,昨年発表された予測では 14nm プロセスで 2048 から 4096 コア程度まで搭載できる 見込みとなっている [4] . 各 PE はキャッシュを持たず , PE 当たり容量 128KBの, アドレスで参照を行う LM が搭載さ れる. PE 内部には 128bit の浮動小数点数の乗算器及び加 算器,整数演算器の3つの演算器を持つ.浮動小数点数の 加算のどちらかと整数演算と、浮動小数点数の乗算は内部 的な制約を満たせばそれぞれは並列に処理を行うことが可 能である.したがって PE の動作周波数が 1GHz と仮定す ると 1PE の演算性能は 1GHz×2Flop×2 = 4GFlops とな る.これに対して,LMのメモリバンド幅は128bit/cycle が想定されており, 1GHz では 16GB/s なので演算性能に 対するメモリバンド幅は 4Byte/Flop となり,バランスのと れた構成になっている.各 PE は隣接同士が4次元のメッ シュによって接続される.隣接 PE 間の通信速度は片方向 通信で 64bit/cycle,バンド幅は 8GB/s となる. 2048PE で の演算性能は 2048 × 4GFlops = 8TFlops である.またこ の隣接間の接続以外にもリダクションネットワークとして TREE 状のネットワークの搭載も検討されている.

また,PACS-G は LM 以外にもチップ内に Broadcast Memory(以下 BM),チップ外に Global Memory(以下 GM) を持つ.BM は 2 次元にマッピングされた各行に 1 つ配置 されるメモリで,行上にある全ての PE に対してデータを ブロードキャストすることができる.GM はこの BM に 接続されるチップ外のメモリで,現在広く利用されている DDR ではなく,より高速なメモリ転送を目指して開発さ れている新規格である Hybrid Memory Cube(HMC) また



図 1 PACS-G チップの概要



図 2 PACS-G を用いたシステムの構成

は High Bandwidth Memory(HBM) を想定している. PE が GM にアクセスするには BM を介する必要がある.

次に PACS-G を用いたシステムの構成を図 2 に示す.各 ノードは汎用プロセッサと複数の PACS-G を用いた演算加 速機構から構成される.また,演算加速機構同士は1リン ク 20GB/s,16 方向にリンクを持ち全体で 320GB/s 程度 のバンド幅を持つ加速プロセッサ間ネットワークによって 4 次元トーラスで接続される.演算加速機構間の通信には 2 次元にマッピングされた PE の各辺に存在する通信バッ ファを用いて行う.加速プロセッサ間ネットワークは 2048 から 4096 演算加速機構ごとに構成され,加速プロセッサ 間ネットワークを用いた演算加速機構間での高速な直接通 信を実現することでストロングスケーリングにも対応可能 にする.

3. 関連技術

#### 3.1 GPGPU

ハイパフォーマンスコンピューティングの分野でしばし

ば演算を高速化するために使用される装置として Graphic Processing Unit(以下 GPU) があげられる.GPU は元々画 像表示のための処理を行う専用チップとして発達してきた が,その高い演算性能を科学技術計算に使用する General Purpose computing on GPU が広まってきている.GPU の 一つである NVIDIA 社の Geforce ®GTX<sup>TM</sup>TITAN black は SMX と呼ばれるマルチプロセッサを 15 個持ち,各 SMX は 32thread を 1 つにまとめた warp と言う単位で実行され る.メモリアクセスなどの高いレイテンシの処理は warp を切り替えることで隠蔽する.

#### 3.2 メニーコアプロセッサ

演算を加速させる目的で開発されたメニーコアプロセッサ として Intel 社の Xeon Phi<sup>TM</sup> があげられる.Xeon Phi<sup>TM</sup> は PCI Express スロットに挿して使用するアクセラレー タ型の演算器で,内部に 60 個程度のコアを有する.Xeon Phi<sup>TM</sup> は映像出力端子などが存在せず PACS-G と同様の 純粋な演算装置となっている.各コアは x86 アーキテク チャのインテル®Pentium®に SIMD 演算器を追加した構 成となっているため既存の x86CPU 用に作成されたプロ グラムをほぼそのまま実行することができる.また GPU のようにオフロードさせて使用することも出来るが,Xeon Phi<sup>TM</sup> 上で Linux を動かしその上でプログラムを実行する ことも可能である.GPU や PACS-G と大きく異なる点は 各コアが独立した命令を実行する点である.

## Extreme SIMD アーキテクチャの実行モ デル

Extreme SIMD アーキテクチャの命令列は MP で実行さ れる逐次部と PE で実行される並列部に分けられる.これ らはともに GM 上に存在し, MP によって制御される.図 3に実行の流れを示す.プログラムが開始されると一般的 な汎用プロセッサの様に逐次部の命令列が MP にフェッチ され実行が始まる. MP と PE の間にはシーケンサーと呼 ばれるモジュールが存在し,このシーケンサーにより PE で並列部の命令列のデコード及び実行の終了判定などの制 御が行われる . MP が並列部の開始を指示するとシーケン サーに並列部の命令列が読み込まれデコードが開始され る.デコードされたマイクロコードは全 PE に配布され並 列部の実行が始まる.PE が実行する命令は SIMD なので 基本的に全ての PE は同一の命令を実行するが, PE が解 釈できる命令は prefix がついており, prefix で指定される マスクが示す条件次第でその命令を実行するか否かを決定 することができる.PEの命令には分岐命令は存在しない ので各 PE での命令実行の制御はこのマスクを用いて行わ れる . MP とシーケンサーは非同期に動作するので MP は 開始した並列部の終了を待たずに次の並列部の実行を指示 することができる.



図 3 Extreme SIMD アーキテクチャでのプログラムの実行の流れ

MP から参照できるモジュールは BM までであり, PE 側のレジスタ及び LM は参照できない.GM と PE の間 でデータをやりとりするには MP が GM と BM の間での DMA 転送を起動し,データが BM に到着したら PE が BM から LM にデータを転送する必要がある.BM から LM へ データの転送を行うとその BM が所属する行の全 PE に同 ーのデータがブロードキャストされるため受け取ったデー タを LM に書き込むか否かは前述した prefix のマスクで指 定する.逆に LM から BM にデータを転送する場合も同様 である.

# 5. Extreme SIMD アーキテクチャのプログ ラミングモデル拡張 C

Extreme SIMD アーキテクチャ上で実行できるプログラ ミングモデルとして拡張 C を提案する.拡張 C は従来の C 言語に SIMD の制御を行うための構文やデータ転送に 関する組み込み関数及びライブラリ関数を追加したもので ある.

#### 5.1 関数の実行と変数

拡張 C では関数に修飾子を付加することで PE で実行される関数を指示することができる.以下に修飾子を示す. \_\_all\_\_ 修飾子

関数全体が PE 上で実行される.

\_\_global\_\_ 修飾子

関数内に PE で実行される部分が存在する.

#### 修飾子なし

#### MP 上で実行される.

\_\_all\_\_修飾子が付加された関数では局所変数の領域は PE 上に確保される.\_\_global\_\_修飾子が付加された関数では MP, PE 上で局所変数が確保され,引数は MP から値を コピーする.大域変数については MP と PE の同じアドレ スに割り付けられる.したがって大域変数の実体は各 PE 及び MP 上に重複して存在することになる.

#### 5.2 SIMD 実行制御文

PE 上で実行される SIMD の実行を制御する構文として\_\_do\_all\_\_構文が存在する.\_\_do\_all\_\_構文は次のように記述される.

\_\_do\_all\_\_ { STATEMENT }

--do-all--構文ではブロック内のSTATEMENTで記述され た文はすべてのPEで実行することを意味する.--do-all--構文が使われる関数はすべて--global--修飾子を付加しなけ ればならない.また,--all--修飾子は関数全体に--do-all--構文を用いることと同義である.なお,--do-all--構文内で いかなる変数を変更してもその実体はそのPEにしかない ため他のPEが持つデータに影響を与えることはない.

#### 5.3 template 及び template ループ文

template とは PE に割り当てられる仮想的なインデック ス空間である.与えられたサイズで空間を分割し,PE に 割り当てる.template は1次元から4次元まで存在し,そ れぞれライブラリ関数で作成される.template ループ文で は作成した template に対して範囲を指定し,指定された範 囲のインデックスに対して各 PE でループを実行する構文 である.template ループ文は\_for\_all\_\_構文で記述される。 2次元の template に対する\_for\_all\_\_構文は次のように記 述される.

## \_\_for\_all\_\_(template; xmin:xmax; ymin:ymax) { STATEMENT }

\_\_for\_all\_\_の次の括弧の template は使用する template を, xmin 及び xmax は x 次元の範囲を, ymin 及び ymax は y 次元の範囲を表す.範囲の指定は template の次元にあわ せて行う.STATEMENT には指定された範囲のインデッ クスに対して実行される文が記述される.

図 4 に template の作成及び template ループ文の実行の 例を示す.図 4 の上部のソースコードではライブラリ関数 pg\_template2D() で 1024×1024 の要素に対して PE に割り 当てられる 2 次元の仮想インデックスを作成し,\_\_for\_all\_\_ 構文で指定された範囲のインデックスに対して *a* = *b* + *c*  の実行を行っている...xi\_l PE内のx方向の仮想イン デックス, -\_yi\_l PE内のy方向の仮想インデックスを 示す.実行される範囲を図で表すと下部のようになる.黒 枠の四角形が物理的なPEを示していて,割り当てられた 1024×1024の要素の内,赤枠の四角形の部分の計算が実 行される.templateはこのようにデータ領域全体に対して 各PEに割り当てられるインデックスを自動で計算するも のである.

#### 5.4 template を用いたデータ転送

template を用いることで GM と LM の間でのデータ転送や, PE 間の袖領域の更新を簡単に記述することが出来る.袖領域とは,偏微分方程式を差分法で解くときになどに隣接した PE 間でデータ転送が必要になる領域で,次節で詳しい説明を行う.

2次元の template を用いた GM から LM へのデータ転 送を行うライブラリ関数 pg\_memCpyG2P\_W\_2D を図 5 に 示す.g\_a は GM 上の転送したいデータの開始アドレスを, g\_ldim は GM を 2次元に認識した時の x 方向の幅を,dx 及 び dy はそのうち転送したい x 方向の幅及び y 方向の幅を示 す.tid で使用する template を指定し,px 及び py で転送先 の開始インデックスを指定する.転送先のインデックスの x 方向の幅及び y 方向の幅は dx, dy で指定される.l\_a は LM 上の転送先の開始アドレスを,lldim は LM を 2次元に 認識した時の x 方向の幅を示す.pg\_memCpyG2P\_W\_2d を実行すると GM 上の赤い四角で囲まれた領域のデータ が PE の赤い四角で囲まれたインデックスで指定される PE の LM にコピーされる.GM から各 PE へ,PE ごとに template に基づいた異なるデータを転送したい場合はこの ライブラリ関数を用いて行う.

次に 2 次元の template を用いた袖領域の更新を行うラ イブラリ関数 pg\_doReflect\_W\_2D を図 6 に示す.GM か



図 4 template の作成及び template ループ文の実行例

IPSJ SIG Technical Report







図 6 template を用いた袖領域の更新

ら LM へのデータ転送と同様に,tid は使用する template を,px 及び py は転送先の開始インデックスを,dx 及び dy は転送先のインデックスの x 方向の幅及び y 方向の幅 を示す.l\_a は袖領域の更新を行いたいデータが存在する LM の開始アドレスを,lldim は袖領域を含めた LM の x 方向の幅を示す.袖領域自体は x\_w1, x\_w2, y\_w1, y\_w2 によって指定する.pg\_doReflect\_W\_2D を実行すると,図 の様に赤い四角形のインデックスの範囲内で,右の PEの 薄い灰色の袖領域が左の PE の薄い灰色の領域に,左の PE の濃い灰色の袖領域が右の PE の濃い灰色の領域にそれぞ れ PE の隣接間通信を用いてコピーされる.

## 5.5 プログラムの例

拡張 C を用いたプログラムの例として,図7に2次元の ラプラス方程式の差分法での解法,及びその実行フローを 示す.差分法での解法では2次元にまたがる各格子点に対 して,上下左右の隣接点の値から中心の格子点の値を更新 するという計算を行う.2次元の格子データを2次元で分 割して各 PE に割り当てたとき,各 PE 内の辺部分の格子 点の値を計算するために隣接 PE の値が必要となる.この ような隣接 PE の格子点の値を格納する領域を袖領域と呼 び予め確保しておく.差分法のプログラムでは1度の格子 点の値の計算ごとにこの袖領域を隣接 PE の計算結果で更

#### 新する必要がある.

main() 関数では格子点の値の初期化や GM 及び LM の メモリのアロケート, GM と BM 間のデータ転送など,主 に MP で実行されるプログラムが記述されている.74 行目 から 79 行目で境界を含めたデータ領域に対して template を作成し, template から各 PE に割り当てられるデータ サイズを計算しメモリの確保を実行する.84,85 行目で template を用いて GM に存在する各格子点の初期値を2 次元に分割して各 PE の LM へ転送し,87 行目で計算を実 行するサブルーチンを呼び出す.PE の実行が終了すると 89 行目で結果を 84,85 行目とは逆に LM から GM に転送 する.

lap\_iter() 関数では PE での計算の実行が記述されてい る.16から21行目の\_\_for\_all\_\_構文で境界領域を除いた全 格子点でデータの更新を行い,23行目で PE 間の隣接通信を 用いて袖領域の更新を行う.25から30行目の\_\_for\_all\_\_構 文で16から21行目と同様に境界領域以外の全格子点の値 を隣接している4格子点のデータから計算する.lap\_iter() 関数は修飾子が\_\_global\_\_なので全てが PE 上で実行される 訳ではなく,for 文の制御は MP で行われる.lap\_iter() 関 数内で MP が実行するべき処理が全て終わると,MP は PE の実行が終了するまで待機する.PE の実行が終了す ると main() 関数に戻り,前述した処理を行った後プログ ラムを終了する.

## 6. 評価環境

性能を評価する環境として PACS-G のシミュレータを拡 張したものを用いる.これ以降 PACS-G のシミュレータ を PACSG\_sim, 拡張したシミュレータを PACSG-MP\_sim と呼ぶ. PACSG\_sim はサイクルレベルで Extreme SIMD アーキテクチャのシミュレーションを実行するものだが, MP に相当するモジュールがなかったため PACSG\_sim と GDBの ARM<sup>TM</sup> プロセッサを結合することでより詳細 なシミュレーションを可能にしたものが PACSG-MP\_sim である. PACSG-MP\_sim のブロック図を図 8 に示す. 破 線で囲まれた範囲は PACSG\_sim を示す.GDB を用いた MP は PACSG\_sim に対して PE にプログラム実行開始 の指示と, GM, BM 間の DMA の起動のみを行う.また PACSG-MP\_sim にはシーケンサーに当たる部分は存在せ ず, PE 部の起動を行うとGDB とは別に PE 部が実行バイ ナリを読み込み指定されたアドレスから実行を開始する. 現状では拡張 C で書かれたプログラムを PACSG-MP\_sim で実行できるバイナリに変換できるコンパイラを開発中の ため,出力されるであろう命令列を直接アセンブラで書い たプログラムでの評価を行う.

## 7. 評価

PACSG-MP\_sim 上で2次元のステンシル計算であるラ

### 情報処理学会研究報告

IPSJ SIG Technical Report



図 7 ラプラス方程式の解法及びその実行フロー



GDB-PACSG\_sim

図 8 PACSG-MP\_sim のブロック図

プラス方程式の差分法での解法を実行し,評価を行う.

## 7.1 シミュレーション環境の構成

表1に評価を行った Extreme SIMD アーキテクチャの 構成を示す.type A はチップ当たりの PE 数が多い代わ

表 1 Extreme SIMD アーキテクチャの構成		
	type A	type B
MP アーキテクチャ	$ARM^{TM}32bit$	$ARM^{TM}32bit$
PE 数	4096	2048
PE 周波数	$0.75 \mathrm{GHz}$	1.0GHz
LM サイズ/PE	64KB	128KB
LM サイズ/chip	256 MB	$256 \mathrm{MB}$
BM サイズ	128KB	128KB
BM LM 間バンド幅	$8 \mathrm{GB/s}$	$8 \mathrm{GB/s}$
GM BM 間バンド幅	$1024 \mathrm{GB/s}$	$512 \mathrm{GB/s}$
ピーク性能/chip	12TFlops	8TFlops

りに PE 当たりの LM サイズが小さい. PE 数が多い分周 波数を低くして電力の削減を図る. type B はこれに対し て PE 数が少ない代わりに PE 当たりの LM サイズが大き い. PE 数が少ない分周波数を高くして性能の向上を図る. チップ当たりの LM サイズは type A, type B ともに同一 である.

#### 7.2 計算速度及び実効効率

これらの構成に対してステンシル計算のプログラムを

実行した際の初期値の転送を省いた計算速度とピーク性 能に対する計算速度を図9に示す.棒グラフが計算速度 を,線グラフが実効効率を示す.type A, type B ともに 2048 × 2048 格子までは順調に計算速度が伸びているのが わかる . 2048 × 2048 格子までで type A と type B を比較 すると type A が 2048 × 2048 格子で最大約 8.5 TFlops と, 計算速度が速いのに対して, type Bは 2048×2048格子で 実効効率約74%とピーク性能に対する計算速度が高くなっ ている.type A が計算速度が速いのは PE 数の多さからみ ると当然の結果と言える.type B が実効効率が高いのは, type Bは type Aに比べて LM サイズが大きく各 PE が計 算する格子数が2倍となり計算量は2倍になるが,2次元 に配置された格子のうち袖領域の更新が必要な辺にあたる 格子の数は 1.5 倍にしかならない. そのため type A に比 べて計算時間が全体に占める割合が高くなるためである. 4096 × 4096 格子以上の問題サイズになると急激に計算速 度が低下し,実効効率が1割以下になっていることがわか る.これは 4096 × 4096 格子以上になると PE 内の LM に データが入りきらなくなり, 一ステップ計算する毎に GM と LM の間でデータのやり取りをしなければならなくなる ためである.

#### 7.3 実行時間の内訳

次に,各問題サイズでの実行時間の内訳を図 10 に示す. この図はーステップの計算の実行時間のうち計算を実行し ている時間,隣接間通信を行っている時間,リダクション を行っている時間,GMとBM間で通信を行っている時間, BMとLM間で通信を行っている時間を割合で示したもの である.2048×2048格子までの問題サイズではステップ ごとにGMと通信する必要がないため全体に対して計算 が占める割合が非常に高くなっている.typeAとtypeB を比較するとtypeBの方が全体に占める計算時間が長い. これは前述した通り,typeAよりtypeBの方が必要な計 算量に対して袖領域の更新に必要な通信量が少ないためで ある.

一方で 4096 × 4096 格子以上では GM-LM 間通信, BM-LM 間通信が 9 割以上を占める.これは前述した通りース テップの計算ごとに GM と LM の間でデータのやりとり をしなければならないためである.type A では一度の計 算は LM に入る 2048 × 4096 格子で行うために,計算ご とに 2048 × 4096 × 2 × 8 = 128MB の転送が必要となる. BM-LM 間のバンド幅は全体で 512GB/s なので転送に必 要なクロック数は約 20 万クロック,一度の計算にかかる クロックは約 5 千クロックなので,約 40 倍計算に比べて 転送に時間がかかることになる.同様に type B では約 25 倍計算に比べて転送に時間がかかる.そのため急激に計算 速度が下がっている.これ以降,格子数を増やしても一度



図 9 ラプラス方程式の解法における type A と type B の計算速度 及びその効率



図 10 ラプラス方程式の解法における type A と type B の実行時 間の内訳

に PE で計算出来る格子数及びそのデータを転送するため にかかる時間は変化しない.そのため 8192 × 8192 格子以 上の問題サイズでは性能が一定になると予測される.

また, GM-BM 間の通信時間のグラフが BM-LM 間の通 信時間のグラフに重ねて表示しているのは,一度の転送量 を BM のサイズの半分以下にしてダブルバッファリングす ることで GM-BM 間と BM-LM 間の通信時間をオーバー ラップしているためである.今回の構成では GM-BM 間の バンド幅が BM-LM 間のバンド幅より広いか,同等なので GM-BM 間の通信時間をほぼ全て BM-LM 間の通信で隠蔽 している.4096×4096 格子では, type A では GM-BM 間 のバンド幅が BM-LM 間のバンド幅に比べて 2 倍あるので BM-LM 間に比べて GM-BM 間の通信時間は約半分程度に なる.type B では GM-BM 間のバンド幅が BM-LM 間の バンド幅と同等なのでほぼ同じ通信時間となる.type A, type B ともに 4096 × 4096 格子にくらべて 8192 × 8192 格 子では GM-LM 間の通信時間の比率が減少しているのは, 8192×8192格子では袖領域を一時的に BM に格納してい るのでその転送のために BM-LM 間の通信時間が伸びるた めである.

## 8. 結論と今後の課題

2次元のステンシル計算を対象として Extreme SIMD アーキテクチャのシミュレータによる評価を行った.結果 として LM に入りきる 2048 × 2048 格子までの問題サイズ では Extreme SIMD アーキテクチャは高い実効効率を示す ことが分かった.このような問題サイズで type A と type B を比較すると type A が計算速度が速いことが確認でき たが,実効効率の観点から言うと type B が優れていると いうことが分かった.

一方で 4096 × 4096 格子以上の問題サイズでは急激な性 能低下が起こった.これはーステップごとに GM と LM の間で通信が発生するためである.GM-BM 間の通信は BM-LM 間の通信でオーバーラップ可能だが,元々の通 信時間が長いため,メモリ律速になることは変わらない. BM-LM 間の通信時間が長い一因として1つの BM を複数 の PE で共有して使うことがあげられる.そのため BM-LM 間のバンド幅が接続されている PE の数だけ分割されてし まい,速度の低下を起こす.

ーつの解決策としては BM の数を増やして 1 つの BM に 接続される PE の数を減らす方法がある.特に type A では GM-BM 間のバンド幅が BM-LM 間のバンド幅の 2 倍ある ので, BM 数を増やすことでこの差を調整することが出来 る.ただし type B では GM-BM 間のバンド幅と BM-LM 間のバンド幅が同等なので, BM を増やすと GM-BM 間の バンド幅が BM-LM 間のバンド幅より少なくなってしまい GM-BM 間の通信時間がボトルネックになるだろう.最適 な解は GM として実装される HBM もしくは HMC のバン ド幅と, BM-LM 間のバンド幅が同等程度になる BM 数に 調整することで,それぞれの通信時間が同程度になるよう にすることである.

今後の課題としては,シミュレーション精度を上げるた めに MP に使用するシミュレータをサイクルレベルでのシ ミュレーションを行えるものに変更することがあげられる. 本稿では GDB の ARM<sup>TM</sup> シミュレータを MP として扱っ たが,GDB の ARM<sup>TM</sup> シミュレータはサイクルレベルで のシミュレーションは行っていない.サイクルレベルでシ ミュレーションできるものに gem5 [6] と呼ばれる汎用プロ セッサのシミュレータが存在するので,これを MP として 使用することを考えている.また,今回評価した Extreme SIMD アーキテクチャの比較対象として,キャッシュを持 つ様な汎用マルチコアプロセッサ及びメニーコアプロセッ サに対してシミュレーションも現在行っているため,その 結果との比較を行い Extreme SIMD アーキテクチャの利 点,欠点を明らかにすることもあげられる.

謝辞 本研究の一部は,平成24-25年度文部科学省HP CI構築事業将来のHPCIシステムのあり方の調査研究 「演算加速機構を持つ将来の HPCI システムに関する調査 研究の研究開発」による.

#### 参考文献

- [1] 宮崎博行、草野義博、新庄直樹、庄司文由、横川三津夫、渡 邊貞、"スーパーコンピュータ「京」の概要"、FUJITSU、 Vol.63、No.3、pp.237-246、May 2012
- [2] The Green 500 List, "The Green 500 List November 2014", http://www.green500.org/news/green500-list-november-2014
- [3] Hadi Esmaeilzadeh, Emily Blem, Renee St. Amant, Karthikeyan Sankaralingam, Doug Burger, "Dark silicon and the end of multicore scaling", ACM SIGARCH Comp. Arch. News, Vol. 39, Issue 3, pp.365-376, June 2011
- [4] 児玉 祐悦,山口 佳樹,中里 直人,牧野 淳一郎,朴 泰 祐,佐藤 三久,"大規模 SIMD 型アクセラレータの検討", SWoPP 2013, August 2013
- [5] J.Makino, K.Hiraki, M.Inaba, "GRAPE-DR: 2-Pflops massively-parallel computer with 512-core, 512-Gflops processor chips for scientific computing", SC'07, Proc. 2007 ACM/IEEE Conf., pp.1-11, Nov. 2007
- [6] N.Binkert, B.Beckmann, G.Black, S.K.Reinhardt, A.Saidi, A.Basu, J.Hestness, D.R.Hower, T.Krishna, S.Sardashti, R.Sen, K.Sewell, M.Shoaib, N.Vaish, M.D.Hill, D.A.Wood, "The gem5 simulator", ACM SIGARCH Comp. Arch. News, Vol.39, Issue 2, pp.1-7, May 2011