

大規模科学技術計算向け SIMD 拡張 スカラプロセッサの提案とその評価

山村 周史[†] 青木 孝[†] 安藤 寿茂[†]

我々は、ペタスケールシステム向けのプロセッサアーキテクチャの検討を行っている。ペタスケール規模の科学技術計算アプリケーションを高速に実行するためには、大量の浮動小数点演算を高効率で処理できなければならない。これを実現するために、我々は、既存のスカラプロセッサに対して、SIMD 演算ユニットを拡張装備するアーキテクチャを提案する。HPL および PHASE の主要計算ルーチンを対象として、シミュレーションにより本アーキテクチャの性能評価を行い、その有効性について述べる。

Proposal and Evaluation of SIMD Extended Scalar Processor for Large-scale Scientific Applications

SHUJI YAMAMURA[†] TAKASHI AOKI[†] HISASHIGE ANDO[†]

A processor for a peta-scale supercomputer requires achieving high floating point performance with high energy efficiency. To meet these requirements, we propose an architecture with the combination of a high performance superscalar processor core and wide SIMD processing elements. In this paper, we evaluate its performance and effectiveness with an architecture simulator using math kernels of HPL and PHASE.

1. はじめに

近年、大規模シミュレーションをはじめとして、HPC 分野における計算能力への要求は高まる一方であり、ペタスケール規模の大規模科学技術計算機システムの開発が望まれている。多数のプロセッサを相互に接続してペタスケール規模の大規模計算機システムを構成する場合、そのネットワーク構成やシステム全体の電力、運用管理などの観点から、計算ノードプロセッサ単体は従来以上に高性能かつ電力（面積）あたりで高効率であることが望まれる。

これを実現するために我々は、既存スカラ型のコアプロセッサを基本として、浮動小数点演算ユニットを多数個搭載する SIMD 拡張スカラプロセッサを提案する。本研究では、本アーキテクチャの性能を確認するとともに、その特性を分析することを目的として、SIMD 化命令列を生成可能なコンパイラおよびプロセッサシミュレータを含めた性能評価システムの開発を行った。これを用いて、大規模 HPC システムにおいて利用が想定される主要計算処理である DGEMM, ZGEMM, FFT を対象として本プロセッサの性能分析を行い、その有用性について検討を行う。加えて、従来型のプロセッサアーキテクチャとして SIMD 拡張しない CMP 構成を採るプロセッサを取り上げ、SIMD 拡張プロセッサとの間で、チップ上の回路規模面積あたりの性能比較、検討を行う。

以降、第 2 章において本論文で提案する SIMD 拡張ス

カラプロセッサのアーキテクチャ構成について詳述する。第 3 章で、性能評価結果について詳述し、本アーキテクチャの有用性について考察する。最後に、第 4 章でまとめる。

2. SIMD 拡張スカラプロセッサのアーキテクチャ

2.1 設計のねらい

我々は、高い浮動小数点（以降、FP と略記）演算性能を高いエネルギー効率で実現するために、次の 2 つの効率化アプローチを採った。

- 1) 多数の FP 演算器での SIMD 計算による演算処理の効率化
- 2) メモリアクセス処理の効率化

まず、ピーク演算処理性能を上げるために FP 演算器数を増加させる。従来のスカラコアを複数個単純に並べるアーキテクチャもあり得るが、制御部のハードウェアコストを抑えるために、命令制御部は単一のままで、多数の FP 演算器を接続する SIMD 処理方式を採用した。アプリケーション実行において、SIMD 処理により並列計算部を高速化すると逐次計算部の処理時間がボトルネックとなる。そこで、逐次計算に対しても高い性能を持つ単一スカラコアを搭載することとした。このような構成により、スカラコアを単純に並べるよりも高い電力効率とピーク性能が実現できると考えた。

次に、メモリアクセスの効率化を図るために、SIMD 部に搭載したオンチップメモリ（ローカルメモリ）とス

[†]富士通株式会社 Fujitsu, Ltd.




図 1 SIMD 拡張型プロセッサの構成

Figure 1 Structure of SIMD Extended Processor

カラコアのキャッシュを有効利用するというアプローチを採る。SIMD 処理用の大量のデータは、メモリからローカルメモリに直接、高速転送し、行列の転置処理のようなアドレスが不連続なデータはスカラーコアでキャッシュに取り込み、SIMD 処理部に転送する。ベクトル型プロセッサなどのストライドアクセスではメモリからのデータの一部しか使用することができないが、キャッシュをバッファとして使うことにより、メインメモリバンド幅を有効に利用することができる。

以上のように、演算およびメモリアクセスの効率化 2つの観点からアーキテクチャの設計を行った。

2.2 SIMD 拡張スカラープロセッサの構成

図 1 に SIMD 拡張スカラープロセッサの構成を示す。プロセッサコアは、主として「スカラーコア部」と「SIMD 演算部」で構成される。スカラーコア部は、SPARC64 V[1] をベースとしており、SPARC-V9 アーキテクチャで定義された命令を実行する部分である。SIMD 演算部は、SPARC-V9 アーキテクチャで定義されている FSQRT 命令およびFDIV 命令を除く全てのFP 演算命令と後述する新規 SIMD 命令を並列実行する部分である。

SIMD 処理部は、最大 32 個の「SIMD-PE (SIMD Processing Element)」と呼ぶ演算ユニットで構成されている。SIMD-PE は、1 個の FP 演算器 (SIMD Floating Point Unit, 以下「SFPU」と略記)、SIMD FP レジスタ (以下「SFPR」と略記) および後述する SIMD Buffer

Memory (以下「SBM」と略記) と呼ぶオンチップの小容量メモリで構成されている。各 SIMD-PE は SBM に格納されているデータを SFPR に転送し、それをオペランドとして演算を行う。本 SIMD アーキテクチャの SIMD-PE は 2 つの SFPU を「Even SFPU」と「Odd SFPU」としてペアで用いて、それぞれの SFPR に格納されている値を相互に参照 (クロス参照) して演算することができる。これについては、2.3 節で詳述する。

SIMD 処理部で実行する命令の制御 (発行やコミット制御等) は、スカラー処理部によって行われる。SIMD-PE は、スカラー部のデコーダと RS (Reservation Station) に直結されており、プロセッサコアの SIMD 状態ビットをデコーダがチェックする。このビットがセットされた状態で FP 演算命令が現れた場合は、SIMD 命令と解釈して全ての SIMD-PE に同一の命令を発行する。一方、SIMD 状態ビットがリセットされた状態では、FP 演算命令はスカラー処理部の FP 演算器で処理され、SIMD 処理部は動作しない。

SBM は、スカラー処理部の L1 キャッシュに相当するバッファメモリ領域である。キャッシュメモリとは異なり、別アドレス空間のローカルメモリとしてプログラムによってアドレス指定してアクセスできる。ローカルメモリとしたことにより、格納するデータをプログラムで完全にコントロールすることが可能であり、効率的な SIMD 演算を実現するようにデータを配置す

表 1 SIMD 拡張スカラプロセッサの主要新規追加命令

Table 1 New instructions of SIMD Extended Scalar Processor

※ (e)が付いたレジスタは偶数 PE 側, (o)が付いたレジスタは奇数 PE 側のレジスタを指す

	命令	ニーモニック	動作
(1)	FXMADDD	fxmddd rs1, rs2, rs3, rd	偶数 PE rd(e) = rs3(e) + rs1(e) * rs2(e) 奇数 PE rd(o) = rs3(o) + rs1(o) * rs2(e)
	FXMSUBD	fxmsubd rs1, rs2, rs3, rd	偶数 PE rd(e) = rs3(e) - rs1(e) * rs2(e) 奇数 PE rd(o) = rs3(o) - rs1(o) * rs2(e)
	FXMSBADD	fxmsbadd rs1, rs2, rs3, rd	偶数 PE rd(e) = rs3(e) + rs1(e) * rs2(o) 奇数 PE rd(o) = rs3(o) + rs1(e) * rs2(o)
	FXMADSBD	fxmadsbd rs1, rs2, rs3, rd	偶数 PE rd(e) = rs3(e) + rs1(o) * rs2(o) 奇数 PE rd(o) = rs3(o) - rs1(e) * rs2(o)
(2)	SBMLD	sbmld [addr], [rd]	メインメモリ上のアドレス addr のデータをレジスタ rd の値をアドレスとする SBM へロードする。
	SBMST	sbmst [rs1], [addr]	レジスタ rs1 の値をアドレスとする SBM のデータをメインメモリ上のアドレス addr へストアする。
(3)	FSBCAST	fsbcast rs1, rd	スカラコアのレジスタ rs1 の値を全 SIMD-PE のレジスタ rd へ転送する。
	SFMOV	sfmov [rs1], rs2, rd	rs1 で指定した SIMD-PE のレジスタ rs2 の値をスカラコアのレジスタ rd へ転送する。

ることが可能となる。

2.3 SIMD 拡張命令とクロス演算

SIMD 拡張プロセッサでは、新規に SIMD 処理部で実行するための命令を追加している。主な新規追加命令を表 1 にまとめる。これらの命令は大きく以下の 3 つのグループに分けられる。

- (1) 演算命令
- (2) SBM データ転送命令
- (3) スカラ・SIMD 間データ転送命令

(1)の演算命令では、ペアとなった 2 つの SFPU を用いてそれぞれの SFPR に格納された値を相互に参照して演算を行う「クロス演算」を行うことができる。図 2 に演算例 (FXMADDD 命令) を示す。この命令では、奇数 SIMD-PE が他方の rs2 (第 2 ソースオペランド) のレジスタ値を入力として演算を行い、自身の SFPR に演算結果を格納する。この機能は、特に、SIMD 処理部において複素数演算を実行する場合に有効利用できる。

SIMD 拡張スカラプロセッサでは、SBM を設けるこ




図 2 SIMD-PE ペアの演算

Figure 2 Example of Execution with SIMD-PE Pair

とにより、スカラ部と SIMD 部とで図 3 に示すように異なるメモリ階層を有することになる。スカラ処理部のメモリ階層は、FP レジスタ (FPR)、L1/L2 キャッシュ、メインメモリで構成される。一方の SIMD 処理部のメモリ階層は、SFPR、SBM、メインメモリで構成される。本アーキテクチャでは、SBM とメインメモリ間のデータ転送を行うために、(2)の SBM 操作命令である SBMLD(SBM Load) 命令および SBMST(SBM Store) 命令を追加している。通常の Load/Store 命令は、前述の SIMD 状態ビットによりデコードが発行先をスカラコア側か SIMD 側かに切り替えて実行する。

(3)のスカラ・SIMD 間データ転送命令は、スカラコアにおける FPR のレジスタ値と SIMD-PE における SFPR の値を互いに転送する命令である。キャッシュをバッファとして不連続なメモリアクセスを行う場合や、すべての SIMD-PE にオペランド値を配布する場合などに使用する。




図 3 スカラコアと SIMD-PE のメモリ階層の違い

Figure 3 Memory Hierarchy Difference between Scalar-core and SIMD-PE

2.4 SIMD-PE 実行パイプラインの構成

SIMD-PE は、以下の3つのパイプラインを持つ。

- 1) SIMD 演算パイプライン 1本
- 2) SIMD ロードパイプライン 2本
- 3) SIMD ストアパイプライン 1本

2)および3)のパイプラインは、それぞれSBMへのデータのロード/ストア処理を行うために使用する。

これらのデコードステージ以降のパイプライン構成を図4に示す。基本的にSPARC64 Vの実行パイプラインと同様の動作を行うが、スカラコア部からSIMD-PEへの命令送信やコミット指令の送信が長距離配線となるため、下記の2ステージを追加した。

- cステージ (Communication) ステージ スカラコアからのSIMD-PEへデータを転送するサイクル。
- W1ステージ (Write back 1) ステージ コミット処理のための指示をSIMD処理部からスカラ処理部に転送するサイクル。

SIMD-PEでの命令はアウトオブオーダーで実行が行われ、命令のコミットの制御はスカラコア部で行う。

2.5 チップ面積の試算

90nm プロセスルールで作られたSPARC64 Vプロセッサ[1]の面積から推定した、SIMDプロセッサの面積の推定を表2に示す。この表から分かるように、プロセッサコア部分の比較では、16個のSIMD-PEのSIMD機構の追加によるチップ面積増は50%程度であると見積もられる。

しかし、メモリコントローラとインタフェースに必要な面積は無視できず、SIMD機構の追加に伴いメモリインタフェースの増加が必要になる場合は、さらにチップ面積が増加する。

表2 90nm SIMDプロセッサチップの面積推定


Table 2 Chip Area Estimation with 90nm Design Rule

	SPARC64 V	16xSIMD-PE
スカラコア	110 mm ²	
SIMD PE	2FPU (6.25 mm ²)	50 mm ²
SBM 64KB / PE		50 mm ²
SIMD ロジック		15 mm ²
4MB L2 キャッシュ	120 mm ²	
コア+キャッシュ	230 mm ²	115 mm ²
メモリコントローラ	~10mm ² XDR (CELL [2])	
インタフェース	~20mm ² FB-DIMM (Niagara II) [3]	

SIMD演算パイプライン



SIMDロードパイプライン



SIMDストアパイプライン



D : Decode	U : Update Register
c : Communication	W1/W2 : Write Back 1 / 2
P : Priority	SF : SRM Fetch Port Write
B : Register Read	SP : SBM Fetch Port Scan
X : Execution	SA : SBM Access

図4 SIMD実行パイプラインの構成

Figure 4 Structure of SIMD Execution Pipeline

3. 性能評価

3.1 評価環境

プロセッサ内部の各種機能ユニットやその動作を1クロック単位でシミュレーションし、性能評価情報が取得できるように、トレーススペースのプロセッサシミュレータPSI-PSIMを開発した。開発にあたっては、既存SPARC64 V向けプロセッサシミュレータ[1]を拡張実装した。このシミュレータは、アーキテクチャを構成する各種資源等をシミュレータへの入力パラメータとして柔軟に変更できる。また、新規追加したSIMD拡張命令を出力するFORTRANコンパイラも合わせて開発し、これらを用いて行列積計算であるDGEMM (倍精度実数)とZGEMM (倍精度複素数)およびFFTの評価を行った。

3.2 行列積の計算アルゴリズム

行列積は、以下の式で求められる。

$$C(i, j) = \sum_{k=1, K} A(i, k) \times B(k, j)$$

C(1,j)の計算をSIMD-PE0, C(2,j)の計算をSIMD-PE1というように各SIMD-PEにデータ分割して計算を行う。これを行うために、A(1,k)を各SIMD-PEに格納し、B(k,1)をkの順にスカラコア部でメモリから読み込み全PEにデータ転送した後、積和演算を繰り返す。性能評価に使用したプログラムでは32個の浮動小数点レジスタを使って4x2のレジスタブロックングを行っている。FORTRANプログラムの場合第1添え字の順にメモリに格納されているので、ブロック単位でPEに割り当てるために行列AおよびCのデータ並べ替えを必要とする。また、メモリアクセスを減少させるため、SBMにおいて64x64要素のブロックングを行っている。結果として、行列積の計算のフローは図5のようになる。




図 5 行列積の処理フローと実行サイクル数
Figure 5 Matrix Multiply flow-diagram and Execution Cycles

行列Aは複数回使用されるので、並べ替えを行った形式のデータはメインメモリに置き、再利用を行う。一方、行列Cは1回しか使用されないため、スカラコア部でメモリから読み込み、並べ替えを行ってSFPRを経由してSBMに書き込む。また、計算結果は、この逆のパスで格納する。

3.3 行列積の実行性能

SIMD コンパイラおよびPSI-PSIMを用いてDGEMM計算ルーチンのシミュレーションを行った。シミュレーション時の各種パラメータを表3に示す。なお、プリフェッチが有効に働くものとして、スカラコア部のL2キャッシュは完全ヒットの状態ではシミュレーションした。

レジスタブロッキングを行った行列演算処理 (4x4 のCの部分行列 + 4x2 のAの部分行列 × 2x4 のBの部分行列)

表 3 性能評価におけるシミュレーションパラメータ

Table 3 Simulation Parameter of Performance Evaluation

命令発行幅	4 命令 / サイクル
演算パイプライン数	INT: 2, FP: 2, LD/ST: 2
INT/FP リザーベーションステーション	INT: 8 エントリ × 2 FP: 8 エントリ × 2
リオーダバッファ	64 エントリ
L1 キャッシュ	命令 128KB (2-way SA) / データ 128KB (2-way SA)
L2 キャッシュ	共有 6MB (12 way SA)
SIMD-PE 数	16
SIMD Reservation Station	10 エントリ
SBM	64KB × 16
SBM からメモリへのoutstanding リクエスト数	16 エントリ
メモリアクセスレイテンシ	120 サイクル

	コンパイラ [サイクル]	アセンブラ チューニング [サイクル]	比例係数
Aの並べ替え	21,486	21,486	M*K
Cの並べ替え ロード	29,623	16,629	M*N
Aのロード	482	482	M*N*K
64元行列積	30,298	23,911	M*N*K
Cの並べ替え ストア	27,565	18,869	M*N
その他	509	507	1
全体	109,963	81,884	




図 6 スカラコアとSIMDの行列積実行サイクル比較
Figure 6 Matrix Multiply Execution Cycles: Scalar vs. SIMD

分行列)を行う最内ループの命令数は、アセンブラチューニングを行ったコードでは68命令である。これらは、以下のような命令で構成される。

- (1) 浮動小数点積和演算命令: 32 命令,
- (2) スカラコア部でのロード命令: 8 命令
- (3) スカラコア部からSIMD-PEのSIMDレジスタSFPRへのデータ転送命令: 8 命令
- (4) SIMDレジスタからのロード命令: 8 命令
- (5) 整数演算, 条件分岐などの命令: 12 命令

スカラコアのロード命令は最大2命令/サイクルで実行可能であるが、ロード値をSIMDレジスタへ転送する命令は、SIMD-PEで1サイクルに1命令しか実行できない。そのため、(2)で4サイクル、(3)で8サイクルを必要とする。(1)の浮動小数点積和演算命令は、1サイクルに1命令実行であり、32サイクルを要する。従って、ループ1回あたりの実行サイクル数は最小44サイクルであり、シミュレーションしたところ46サイクルを要した。

上記以外の20命令による実行サイクルオーバーヘッドが2サイクルと小さいのは、制御を行うスカラコア部が4命令発行のアウトオブオーダー制御を行っており、サイクルを決める主要命令と並列にこれらの命令を実行できているためである。

スカラコアだけを使う富士通製BLASライブラリに含まれるDGEMM/ZGEMMを用いた行列積とSIMDプロセッサの実行サイクルの比較を図6に示す。

図6から求めたスカラコアDGEMMの行列積コアループの実行サイクルは、64元の場合で約200Kサイクルである。一方、アセンブラチューニングしたコードをSIMDプロセッサで実行した場合は、23.4Kサイクルであり、十分大きな行列の場合は、8倍の性能が得られる。また、外挿した1,024元の場合は、SIMDプロセッサは18.8Flop/Cycleとなり、スカラコア単体の6.98倍の性能

となる。また、SIMD 拡張スカラプロセッサでの 1024 元 ZGEMM 実行性能は、20.2Flop/Cycle であり、スカラコア単体の 5.4 倍の性能となる。

表 4 に本研究で想定した 4 命令発行のスカラコアを用いた場合と、命令デコード数や実行ユニット数を半減した 2 命令発行スカラコアを用いた場合の行列積の実行サイクル数を示す。この結果に見られるように、4 命令発行コアを用いることにより、スカラ処理部では 1.66 倍の性能が得られている。また、命令のデコードやコミットの自由度が増加することから、SIMD 処理部でも 10% 強の性能向上が見られており、高性能スカラコアを制御部として採用することの有効性を示している。

表 4 スカラコアの行列積実行サイクル数への影響

Table 4 Effect of Scalar Core structure on Matrix Multiply Execution Cycles

	4 命令発行 コア [サイ クル]	2 命令発行 コア [サイ クル]	2 命令発行 コアを 1 とし た性能比
スカラ処理部	78,764	130,609	1.660
SIMD 処理部	30,780	34,014	1.105

3.4 複素 FFT 実行性能

SIMD 処理部は、2 個の PE をペアとして、複素数の積和計算を高速化するクロス演算命令を追加しており、8 個の SIMD-PE ペアで 8 個の複素 FFT 計算を並列実行する。

一般に、メモリ上ではそれぞれの FFT データが連続したメモリ領域に格納されているので、8 並列に FFT を実行するためには行列の転置と同様なデータの並べ替えを必要とする。また、FFT を行った結果についても逆の並べ替えを行って、それぞれの FFT の結果配列に格納する必要がある。

前節と同じ条件でシミュレーションを行った FFT の処理フローと実行サイクル数を、図 7 に示す。富士通製 SSL2 (数値計算ライブラリ) [4] の FFT ライブラリを用いてスカラコアのみで FFT を実行した場合は、44K サイクルを要した。これに対して SIMD プロセッサの実行サイクルは 2.73 倍の 120K サイクルであった。同時に 8 個の FFT を並行して実行しているため、スループットとしては 3.4Flop/cycle であり、スカラコア単体と比較すると 2.93 倍の性能である。

4. おわりに

本論文では、4 命令同時発行可能なスカラコア部に最大 32 個の SIMD 演算ユニットを接続するアーキテク




図 7 1024 点 FFT の処理フローと実行サイクル数

Figure 7 FFT flow-diagram and Execution Cycles

を提案し、その性能評価を行った。その結果、16SIMD の場合スカラコア単体と比較して、1024 元の DGEMM では約 7 倍、ZGEMM では 5.4 倍の性能を実現可能である結果を得た。また、1024 点の複素 FFT の場合は、約 3 倍のスループットが得られることを示した。16PE の追加によるチップ面積の増加は、スカラコア+キャッシュの 50% 程度と見積もられ、スカラコア単体と比較して、チップ面積あたりの実行性能で評価すると、DGEMM の場合は 4.7 倍、ZGEMM では 3.6 倍、FFT では約 2 倍に改善される。

今後は、SIMD コンパイラの改善や電力評価、SIMD-PE 数を増減した場合の性能評価を継続して行い、電力あたり性能の優れたトレードオフポイントについて研究する予定である。

謝辞 本研究は、文部科学省から委託された「ペタスケール・システムインターコネクト技術の開発」の一部として実施したものである。また、本研究を行うにあたり多くの助言を頂いた富士通の坂本真理子氏、富士通研究所の木村康則氏、PSI 関連の九州大学研究員の方々に感謝します。

参考文献

- [1] UNIX サーバ用プロセッサ「SPARC64 V」
http://primeserver.fujitsu.com/primepower/catalog/data/pdf/sparc64_v_j.pdf, Aug, 2004.
- [2] O.Takahashi, et al., “The Circuits and Physical Design of the Synergistic Processor Element of a CELL Processor”, Symposium on VLSI Circuits, 2-3, June, 2005.
- [3] U.Gajanan, et al., “An 8-Core 64-Thread 64b Power-Efficient SPARC SoC”, Tech. dig. ISSCC 2007, Feb., 2007, pp.108-109.
- [4] Fortran & C Package Family,
<http://jp.fujitsu.com/group/fqs/services/dev-tech/fortran/function/>